专利名称：一种晶体管及其制作方法和包括该晶体管的半导体芯片的制作方法
技术领域：
本发明通常涉及半导体技术，更具体地涉及ー种新型的晶体管及其制作方法和包括该晶体管的半导体芯片。
背景技术：
如图I所示，在诸如MOS晶体管的制作过程中，在形成栅堆叠以及源漏区102之后，需要在源漏区102上形成金属硅化物接触，以便在晶体管源漏区和生产线后道エ艺的钨金属接触孔之间提供低阻连接。形成金属硅化物接触的具体步骤是，形成源漏区之后，在整个半导体结构表面(包括栅堆叠、侧墙111、源漏区102以及浅沟槽隔离STI 110)上淀积ー层金属，例如镍或者镍的合金层，之后进行退火，使得在晶体管源漏区102的表面内形成一定厚度的镍的硅化物层103，例如NiSi。该镍的硅化物层103能够降低源漏接触电阻。但是在エ艺过程中同时产生了下面的问题即，随着晶体管不断等比例微缩，栅极与作为源漏 接触孔的钨金属接触孔之间距离越来越小，造成源漏延伸区108之间的沟道区与作为接触区域的镍的硅化物层103之间距离成比例微缩，这样增大了镍的硅化物层103中的镍、甚至于沉积在侧墙111上的镍或镍的合金层107中过多的镍经由源漏延伸区108进入沟道区的几率，而形成漏电通道并妨碍成品率。在图I中示出了在正对侧墙111下方的源漏延伸区108中形成的镍管(nickelpipeS)109，例如从镍的硅化物层103穿过源漏延伸区108到达沟道区的粗斜线所示。镍管109可以认为是镍经过的漏电通道。为此，在本领域中存在对于晶体管技术进行改进的迫切需要。
发明内容
有鉴于此，本发明提供一种晶体管及其制作方法和包括该晶体管 的半导体芯片，其能够解决或者至少缓解现有技术中存在的至少一部分缺陷。根据本发明的第一个方面，提供了ー种制作晶体管的方法，可以包括下列步骤
在半导体衬底上确定有源区，在所述有源区上形成栅叠层、主侧墙和源漏区，所述主侧
墙环绕所述栅叠层，所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧；
环绕所述主侧墙形成半导体侧墙，并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离；
在所述源漏区和半导体侧墙表面覆盖ー层金属或合金，并进行退火，以使得所述源漏区表面形成金属硅化物，同时使得所述半导体侧墙形成硅化物侧墙。在本发明的一个实施例中，其中所述环绕所述主侧墙形成半导体侧墙，并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离的步骤可以包括下面的步骤
在所述源漏区和主侧墙的表面上形成阻挡层；
在所述阻挡层的表面上形成半导体层；对所述半导体层进行刻蚀以形成环绕所述主侧墙的半导体侧墙；
将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除，以避免源漏区导通；
将暴露的阻挡层去除。在本发明的另ー个实施例中，所述对所述半导体层进行刻蚀以形成环绕所述主侧墙的半导体侧墙的步骤中，优选的，所述半导体侧墙的高度低于所述主侧墙的高度。在本发明的又一个实施例中，其中所述有源区通过隔离结构进行隔离，并且沿所述栅堆叠的宽度方向上，所述栅堆叠的端部位于所述隔离结构之上；则所述将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除的步骤可以包括将位于所述隔离结构之上的半导体侧墙刻蚀去除。
在本发明的再一个实施例中，所述在所述源漏区和半导体侧墙表面覆盖ー层金属或合金，并进行退火的步骤之后，所述方法可以进一歩包括下面的步骤
去除未反应的金属或合金。在本发明的一个实施例中，所述在所述源漏区和半导体侧墙表面覆盖ー层金属或合金，并进行退火的步骤可以包括下面的步骤
在所述半导体衬底、源漏区、主侧墙以及半导体侧墙表面沉积ー层金属或合金，并进行退火。在本发明的另ー个实施例中，其中所述金属或合金可以是Ni、Co、Ti或NiPt。在本发明的又一个实施例中，其中所述阻挡层包括SiGe或非晶硅。在本发明的再一个实施例中，其中所述半导体侧墙的材料包括非晶硅或SiGe。在本发明的又一个实施例中，其中所述阻挡层和半导体侧墙的材料不同。根据本发明的第二个方面，提供了一种晶体管，包括
位于半导体衬底上的有源区，位于所述有源区上的栅叠层、主侧墙和源漏区，其中所述主侧墙环绕所述栅叠层，所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧，其中所述晶体管还包括
硅化物侧墙，所述硅化物侧墙位于所述主侧墙的两侧，并且沿所述栅堆叠的宽度方向上所述硅化物侧墙的端部之间填充有介质材料，以使得所述源漏区隔离。在本发明的一个实施例中，其中所述源漏区的表面上还包括金属硅化物层。在本发明的另ー个实施例中，其中所述硅化物侧墙和所述主侧墙之间包括阻挡层，所述阻挡层的材料可以包括SiGe或非晶硅。在本发明的又一个实施例中，其中所述硅化物侧墙由非晶硅或SiGe与金属或合金退火反应后形成。在本发明的再一个实施例中，其中所述硅化物侧墙的高度低于所述主侧墙。在本发明的一个实施例中，其中所述硅化物侧墙中包括Ni元素。在本发明的另ー个实施例中，其中，所述有源区通过隔离结构进行隔离，所述栅堆叠的端部位于所述隔离结构之上；则在所述隔离结构之上，所述硅化物侧墙的端部之间为介质材料。根据本发明的第三个方面，提供了一种半导体芯片，包括如上所述的晶体管。借助于本发明的新颖设计，使得在晶体管成比例縮小的情况下，在栅极主侧墙的外围进一歩形成硅化物侧墙。一方面将Ni或其他金属大量反应生成硅化物侧墙，另一方面増大了金属经由硅化物侧墙和源漏延伸区进入沟道区的物理距离，减小了金属例如镍离子或者原子进入沟道区的可能性。这样即保证了晶体管源漏区和生产线后道エ艺的金属接触孔之间的低阻连接，又能减小因为金属例如镍离子或者原子进入沟道区造成的源漏区之间的漏电。
通过对结合附图示出的实施例进行详细说明，本发明的上述以及其他特征将更加明显，其中
图I示意性地示出了按照现有技术制作的晶体管的结构剖示图。图2示意性地示出了根据本发明一个实施例的制作晶体管方法的流程图。图3至14示意性地示出了根据本发明一个实施例制作晶体管时各中间结构的结构剖示图。
具体实施例方式首先需要指出的是，在本发明中提到的关于位置、方向和形状的术语，诸如“上”、“下”、“左”、“右”等，是从附图的纸面正面观察时所指的方向。因此本发明中的“上”、“下”、“左”、“右”等关于位置、方向和形状的术语仅仅表示附图所示情况下的相对位置、方向和形状关系，这只是出于说明的目的而给出的，并非意在限制本发明的范围。下面，将结合附图对本发明提供的方案进行详细地说明。图3至图14是以硅衬底作为实例示出，但本发明并不局限于示出的硅衬底的情形。衬底可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅SiGe、S0I (绝缘体上硅)、碳化硅、神化镓或者任何III / V族化合物半导体等。根据现有技术公知的设计要求(例如P型衬底或者η型衬底)，衬底可以包括各种掺杂配置。此外，衬底可以可选地包括外延层，可以被应力改变以增强性能。如图2和图3所示，首先进行步骤S201，S卩，在半导体衬底301上确定有源区，在所述有源区上形成栅叠层、主侧墙311和源漏区302，所述主侧墙311环绕所述栅叠层，所述源漏区302嵌于所述有源区中且自对准于所述主侧墙的两侧。优选的，有源区可以通过隔离结构进行分隔。对于本发明来说，隔离结构优选采用浅沟槽隔离(Shallow TrenchIsolation,STI) 310o 一般来说，在平行于栅堆叠的宽度方向上，各栅堆叠的两个端部落在所述浅沟槽隔离310上。在图3-6和图8-14所示的图中，栅堆叠的长度方向是指平行于纸面的左右方向(源区至漏区之间的方向)，栅堆叠的宽度方向是指垂直于纸面的方面。在图3中未示出栅堆叠的两个端部落在所述浅沟槽隔离310上的情形。对于本发明的实施例来说，也可以在形成栅堆叠之后，形成主侧墙311之前进ー步形成源漏延伸区308，所述源漏延伸区308嵌于所述有源区中且自对准于所述栅叠层两侧。在本发明的各个实施例中，栅叠层可以包括栅介质层304、栅导体层305和盖帽306。在本发明的晶体管中栅介质层304可以由普通介质材料(例如SiO2)或高k材料制作。所述高k材料例如可以是Hf02、HfSi0、HfSiON, HfTaO, HfTiO, HfZrO, A1203、La2O3> ZrO2, LaAlO 中的ー种或其组合。栅导体层 305中使用的材料可以是掺杂或未掺杂的多晶硅、掺杂或未掺杂的多晶SiGe、非晶硅，和/或金属(如Ti、Co、Ni、Al或W中的ー种或其组合)等。如果栅介质层304采用高k材料，那么栅导体层305采用金属材料。覆盖在栅导体层305上面的盖帽306可以使用氮化硅等绝缘材料制作。考虑到后面制作エ艺中使用的刻蚀和沉积例如镍或者镍合金的エ艺，优选地在栅导体层305上制作由氮化硅材料制成的盖帽306，这是由于除氢氟酸外，氮化硅不与其他无机酸反应，抗腐蚀能力强，并且不被铝、铅、锡、银、黄铜、镍等很多种熔融金属或合金所浸润或腐蚀。基于相同的理由，优选的，环绕栅叠层周围形成的主侧墙311可由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅等材料制成。本领域技术人员知晓的是，本发明晶体管中的有源区可以包括源漏区302、源漏延伸区308。本领域技术人员知晓的是，在晶体管工作期间，会在源漏延伸区308甚至于源漏区302之间形成紧靠栅介质层304下方并位于有源区内的沟道区。接下来，请參考附图4-10，描述步骤S202和步骤S203，即，环绕所述主侧墙311形成半导体侧墙，并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区302隔离；在所述源漏区302和半导体侧墙表面覆盖ー层金属或合金，并进行退火，以使得所述源漏区302表面形成金属硅化物，同时使得所述半导体侧墙形成硅化物侧墙。 在制作本发明晶体管的一个实施例中，步骤S202可以包括下面的步骤
如在图4中示出的，可以在所述源漏区302和主侧墙311的表面上形成阻挡层312。在
形成阻挡层312的过程中，为了制作便利，优选的，可以在整个半导体结构(包括浅沟槽隔离STI 310、源漏区302、主侧墙311和栅叠层中的盖帽306)的表面上同时均匀沉积ー层阻挡层。图4中示出了在整个表面上同时均匀沉积阻挡层312的情形。当然，在另ー个实施例中，也可以仅在源漏区302和主侧墙311的表面上形成阻挡层312。所述阻挡层可以使用非晶硅材料、SiGe材料或者是其他的导电材料。在该エ艺阶段中可以使用物理气相沉积、化学气相淀积、原子层淀积、磁控溅射、超高真空蒸发等方式进行沉积。本领域技术人员根据所使用的不同材料选择不同的适当沉积エ艺是容易做到的。本领域技术人员应当理解的是，浅沟槽隔离STI 310并不是实现本发明所必须的，本发明也可以在没有使用浅沟槽隔离STI 310的情况下制作晶体管。接着，參考图5，在所述阻挡层312的表面上形成半导体层313。由于在图4示出了阻挡层312完全覆盖浅沟槽隔离310、源漏区302、主侧墙311和盖帽306整个表面的情形，因此图5中示出的沉积在阻挡层312表面上的半导体层313同样完全覆盖了上述整个表面。正如在上面提到的，完全覆盖整个表面仅仅是为了制作的便利进行的，并不意味着本发明形成的半导体层313必须完全覆盖上述所有表面。备选的，本发明中形成的半导体层313只要能够覆盖源漏区302和主侧墙311上形成的阻挡层312即可。所述半导体层313可以使用SiGe或非晶硅材料形成。在该エ艺阶段中可以使用物理气相沉积、磁控溅射、超高真空蒸发等方式进行沉积。本领域技术人员根据所使用的不同材料选择不同的适当沉积エ艺是容易做到的。需要注意的是，为了达到后续刻蚀半导体层时对阻挡层的不同选择比，所述半导体层313与阻挡层312的材料选择为不同，即如果阻挡层312选择的是非晶硅，那么半导体层313则优选的是SiGe。再接着，參考图6，对所述半导体层313进行刻蚀以形成环绕所述主侧墙311的半导体侧墙313’。优选的是，所述半导体侧墙313’的高度低于所述主侧墙311的高度，以免在半导体侧墙313’高于主侧墙311高度的情况下导致源漏区302上的两端半导体侧墙313’连接而导通。图7A中示出了围绕所制作晶体管周围的浅沟槽隔离(STI) 310、源漏区302、栅叠层中的盖帽306、围绕盖帽306的主侧墙311和围绕主侧墙311的半导体层313的俯视图。但此时半导体侧墙将源漏区302导通，为了解决这个问题，需要将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除，以避免源漏区302导通。或者说，如图7A所示，将位于上下两侧的STI 310结构之上的半导体侧墙刻蚀去除，能够将源漏区断开，从而在所述源漏区302上形成分离的紧邻所述主侧墙311的半导体侧墙313’。然后形成如图7B所示的光刻胶图案，具体方法可以是，在整个半导体结构上旋涂光刻胶，然后进行曝光和显影，使得光刻胶P仅保留在图7B所示的位置上。在图7B中，最后形成的光刻胶图案从源区覆盖到漏区，并且在沿着栅极长度的方向上，适当地延伸到STI 310上，以便更好地保护源漏区上的半导体侧墙，而在栅极的宽度方向上的STI 310均被暴露出。在图7C中，将暴露出的半导体层313刻蚀去除，从而形成需要形状的半导体侧墙313’。图7C俯视图中示出了在主侧墙311两侧并在源漏区302上方形成的半导体侧墙313’，而其余位置(主要是STI 310)上的半导体侧墙都被去除的情形。上面形成半导体侧墙313’仅仅是ー个实例，图7C中的半导体侧墙313’也可以部分覆盖到沿着栅极宽度方向上的STI结构之上。本领域技术人员应当理解的是，根据不同的需要可以设计不同形状和尺寸的半导体侧墙313’。需要注意的是，在主侧墙311两侧并在源漏区302上方形成的两个半导体侧墙313’应当是分离的，以免源 漏区302导通而造成漏电。在图7A — 7C中示出了有源区通过隔离结构例如STI 310进行隔离，并且沿所述栅堆叠的宽度方向上，所述栅堆叠的端部位于所述隔离结构例如STI 310之上。在这样的情况下，所述将沿栅极宽度方向上所述半导体侧墙313’的端部刻蚀去除的步骤包括了将位于所述隔离结构例如STI 310之上的半导体侧墙刻蚀去除。下面，參考图8，去除暴露出的阻挡层312以形成阻挡层侧墙312’。本领域技术人员知晓的是，针对不同的阻挡层312材料，选择适当的刻蚀剂来将未被半导体侧墙313’覆盖的阻挡层刻蚀掉以形成阻挡层侧墙312’，例如可以采用选择性干法刻蚀去除暴露的阻挡层。在此为了简洁起见不再予以赘述。參考图9，在所述源漏区302和半导体侧墙313’表面覆盖ー层金属或合金，并进行退火，使得所述金属或合金与所述半导体侧墙313’和源漏区302反应。优选的，在所述源漏区302和半导体侧墙313’表面覆盖ー层金属或合金，并进行退火的步骤可以包括在所述半导体衬底301、源漏区302、主侧墙311以及半导体侧墙313’表面沉积ー层金属或合金，并进行退火。为了制作的便利，进ー步优选的，可以在浅沟槽隔离STI 310、源漏区302、半导体侧墙313’、主侧墙311和栅叠层中的盖帽306的整个表面上同时沉积金属或合金，例如Ni,Co,Ti或NiPt，并在800-1100°C进行退火使得该源漏区302、半导体侧墙313’与该金属或合金反应。例如，在沉积Ni或NiPt的情况下，半导体侧墙313’和嵌于半导体衬底301例如硅衬底中的源漏区302将与Ni反应而形成Ni的硅化物，例如NiSi、Ni2Si、Ni3Si等。在源漏区表面内形成了金属硅化物接触，半导体侧墙313’则形成了硅化物侧墙。沉积的金属和合金不同，形成的金属硅化物也是不同的。此处形成相应金属硅化物的目的在于提供后面エ序形成的接触孔与源漏区302之间的低阻连接。在此エ艺过程中使用的沉积方法和相应參数、退火温度、时间、气氛等对于本领域技术人员来讲根据所掌握的知识是不难确定的。优选的，所述阻挡层侧墙312’和半导体侧墙313’的材料不同。例如，在半导体侧墙313’由非晶硅制成的情况下，在退火过程中例如Ni将扩散到非晶硅中而与之反应，从而形成Ni的硅化物，例如NiSi, Ni2Si' Ni3Si等。此时，阻挡层侧墙312’则优选地由SiGe制成，由于SiGe和非晶娃属于两种不同材料,具有不同的晶格结构，Ni在两种材料中的扩散速度是不同的。覆盖在阻挡层侧墙312’外侧的半导体侧墙313’势必减小了 Ni扩散进入阻挡层侧墙312’的可能性。另外，需要指出的是，借助于阻挡层侧墙312’和半导体侧墙313’的两层结构布置，使得扩散进入半导体侧墙313’中的Ni相对于源漏延伸区之间的物理距离増加，这ー点在后面还将提到。
之后，參考图10，去除未反应的金属或合金。在图10中去除未反应的金属或合金例如Ni之后，露出了最終形成的金属硅化物层315。该金属硅化物层315包括了下面的两个部分即，在源漏区302内形成的金属硅化物接触部分和覆盖在主侧墙311侧面上的硅化物侧墙部分。该金属硅化物接触部分和硅化物侧墙部分是在上述退火エ艺中同时形成的。本领域技术人员根据所掌握的知识，根据不同的金属或合金选择适当的刻蚀剂来去除未反应的金属或合金是容易实现的，在此不再赘述。通过将制作本发明晶体管过程中的图10与代表现有技术晶体管的图I比较后可以发现，在本发明实施例中制作的半导体侧墙一方面将与接触的金属(例如Ni或Ni基化合物)反应形成硅化物侧墙，从而在很大程度上阻止了金属进入沟道区；另一方面，半导体侧墙也使得所述金属与沟道区之间的距离増大。而现有技术图I中镍的硅化物层103距离源漏区102之间的沟道区更近。本发明的实施例采用形成金属硅化物接触的同时形成硅化物侧墙的方法既保证了晶体管源漏区和生产线后道エ艺的金属接触孔之间的低阻连接，又能减小因为金属例如镍离子或者原子进入沟道区造成的源漏区之间的漏电。在上面的描述中，是以Ni作为实例进行的。本领域技术人员容易理解的是，对于不同的金属或合金、不同的半导体侧墙313’和阻挡层侧墙312’材料、不同的源漏区302材料会得到不同的化合物。为了进一歩制作完整的晶体管，还可以包括下面的步骤，參考图11，S卩，在整个半导体结构上形成层间介电层316。然后，使用例如化学机械抛光CMP等エ艺将所述层间介电层316平坦化，使得层间介电层316平坦化为较薄的层间介电层316’，如在图12中示出的。然后，參考图13，在与所述源漏区302对应的层间介电层316’的区域中形成接触沟槽317。本领域技术人员知晓的是，对于不同的层间介电层316’可以选择不同的刻蚀剂进行刻蚀。由于在本发明中先前制作的硅化物侧墙的存在，从而有效阻挡了在刻蚀层间介电层316’制作接触沟槽317的过程中刻蚀剂对于主侧墙311的腐蚀，这样就降低了栅叠层中的栅与随后形成的填充接触沟槽的金属之间短路的风险。在形成接触沟槽317之后，将使得源漏区302中形成的金属硅化物接触，即Ni的硅化物暴露出来，例如在图13中暴露的Ni的硅化物表面就是接触沟槽317的下表面。在层间介电层316’的区域中形成接触沟槽317的步骤中，随着晶体管尺寸的进ー步等比例縮小，有可能会在层间介电层316’的区域中紧靠着硅化物侧墙315形成接触沟槽317 (图13示出了这样的情形)。由于硅化物侧墙的表面是已经形成Ni的硅化物的表面，这样増大了 Ni的硅化物和接触沟槽317中随后填充的金属之间的接触面积，这样进ー步减小接触电阻。根据本发明一个实施例的制作晶体管的方法，还可以包括使用金属填充所述接触沟槽，并将填充的金属平坦化以形成接触塞。如图14示出了平坦化后的接触塞318。使用金属填充所述接触沟槽317可包括形成衬垫，以覆盖该接触沟槽317的侧壁和底壁，该衬垫可为Ti/TiN或Ta/TaN ;再在衬垫上填充金属材料，所填充的金属材料可为Al、W、TiAl或Cu中的ー种或其组合。随后，可以在本发明的基础上继续进行晶体管制作的后续エ艺。这些后续エ艺对于本领域技术人员来讲是公知的，在此不再赘述。本发明的另一目的还提供了一种新颖的晶体管。如图14所示，在本发明的一个实施例中，本发明的晶体管包括位于半导体衬底301上的有源区，位于所述有源区上的栅叠层、主侧墙311和源漏区302，其中所述主侧墙311环绕所述栅叠层，所述源漏区302嵌于所述有源区中且自对准于所述主侧墙311的两侦U。此外，本发明的晶体管还可以包括硅化物侧墙，所 述硅化物侧墙位于所述主侧墙311的两侧，并且沿所述栅堆叠的宽度方向上所述硅化物侧墙的端部之间填充有介质材料，以使得所述源漏区隔离。位于所述主侧墙311两侧的硅化物侧墙在很大程度上阻止了金属进入沟道区，这是由于例如Ni的金属或者合金被形成为硅化物侧墙的一部分，从而降低了自由Ni原子或者离子经由源漏延伸区进入沟道区的几率。相对于现有技术例如图I所示的晶体管来讲，金属Ni并没有形成为硅化物例如NiSi，自由Ni原子或者离子是附着在侧墙111的两侧，因此如在上面已经提到的，自由Ni原子或者离子经由源漏延伸区进入沟道区的几率很高。优选的，在沿所述栅堆叠的宽度方向上所述硅化物侧墙的端部之间填充的是绝缘的介质材料，以使得所述源漏区隔离。优选的，在本发明另一实施例的晶体管中，所述源漏区302的表面上还包括金属硅化物层。优选的，该金属硅化物层是嵌入在源漏区302内的金属硅化物接触。优选的，所述硅化物侧墙和所述主侧墙311之间包括阻挡层，所述阻挡层包括SiGe或非晶硅。在硅化物侧墙和所述主侧墙311之间设置阻挡层可以进一歩阻止硅化物侧墙中例如Ni原子或者离子进入主侧墙。优选的，所述硅化物侧墙由非晶硅或SiGe与金属或合金退火反应后形成。优选的，所述硅化物侧墙的高度低于所述主侧墙。优选的，所述硅化物侧墙中包括Ni元素。可选地，在本发明的实施例中，所述硅化物侧墙中还可以包括Co、Ti或Pt等元素。优选的，所述有源区通过隔离结构例如浅沟槽隔离STI 310进行隔离，所述栅堆叠的端部位于所述隔离结构之上；此时在所述隔离结构例如浅沟槽隔离STI 310之上，所述硅化物侧墙的端部之间为介质材料。优选的，所述介质材料是绝缘的介质材料。本发明的再一目的还提供了一种新颖的半导体芯片，包括如图15所示的晶体管。需要指出的是，本发明说明书的上述公开内容是以例如MOSFET晶体管的制作作为实例，本领域技术人员知晓的是，根据本发明的精神和原理，本发明的制作方法不限于MOSFET的情形，而是可以适用于双极晶体管、结型场效应晶体管等其他类型晶体管和其他半导体器件。因此，本发明的保护范围同样涵盖了制作半导体器件的方法，其包括上述的制作晶体管方法的步骤。虽然已经參考目前考虑到的实施例描述了本发明，但是应该理解本发明不限于所公开的实施例。相反，本发明_在涵盖所附权利要求的精神和范围内所包括的各种修改和等同变型。以下权利要求的范围符合最广泛解释，以便包含所有这样的修改及等同 变型。
权利要求
1.ー种制作晶体管的方法，包括下列步骤 在半导体衬底上确定有源区，在所述有源区上形成栅叠层、主侧墙和源漏区，所述主侧墙环绕所述栅叠层，所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧； 环绕所述主侧墙形成半导体侧墙，并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离； 在所述源漏区和半导体侧墙表面覆盖ー层金属或合金，并进行退火，以使得所述源漏区表面形成金属硅化物，同时使得所述半导体侧墙形成硅化物侧墙。
2.根据权利要求I所述的方法，其中，所述环绕所述主侧墙形成半导体侧墙，并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离的步骤包括下面的步骤 在所述源漏区和主侧墙的表面上形成阻挡层； 在所述阻挡层的表面上形成半导体层； 对所述半导体层进行刻蚀以形成环绕所述主侧墙的半导体侧墙； 将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除，以避免源漏区导通； 将暴露的阻挡层去除。
3.根据权利要求2所述的方法，所述对所述半导体层进行刻蚀以形成环绕所述主侧墙的半导体侧墙的步骤中，所述半导体侧墙的高度低于所述主侧墙的高度。
4.根据权利要求2所述的方法，其中，所述有源区通过隔离结构进行隔离，并且沿所述栅堆叠的宽度方向上，所述栅堆叠的端部位于所述隔离结构之上； 则所述将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除的步骤包括将位于所述隔离结构之上的半导体侧墙刻蚀去除。
5.根据权利要求I所述的方法，所述在所述源漏区和半导体侧墙表面覆盖ー层金属或合金，并进行退火的步骤之后，所述方法进ー步包括 去除未反应的金属或合金。
6.根据权利要求I所述的方法，所述在所述源漏区和半导体侧墙表面覆盖ー层金属或合金，并进行退火的步骤包括 在所述半导体衬底、源漏区、主侧墙以及半导体侧墙表面沉积ー层金属或合金，并进行退火。
7.根据权利要求I所述的方法，其中所述金属或合金是Ni、Co、Ti或NiPt。
8.根据权利要求I所述的方法，其中所述阻挡层包括SiGe或非晶硅。
9.根据权利要求I所述的方法，其中所述半导体侧墙的材料包括非晶硅或SiGe。
10.根据权利要求I所述的方法，其中所述阻挡层和半导体侧墙的材料不同。
11.一种晶体管，包括 位于半导体衬底上的有源区，位于所述有源区上的栅叠层、主侧墙和源漏区，其中所述主侧墙环绕所述栅叠层，所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧， 其特征在于，所述晶体管还包括 硅化物侧墙，所述硅化物侧墙位于所述主侧墙的两侧，并且沿所述栅堆叠的宽度方向上所述硅化物侧墙的端部之间填充有介质材料，以使得所述源漏区隔离。
12.根据权利要求11所述的晶体管，其中所述源漏区的表面上还包括金属硅化物层。
13.根据权利要求11所述的晶体管，其中所述硅化物侧墙和所述主侧墙之间包括阻挡层。
14.根据权利要求13所述的晶体管，所述阻挡层的材料包括SiGe或非晶硅。
15.根据权利要求11所述的晶体管，其中所述硅化物侧墙由非晶硅或SiGe与金属或合金退火反应后形成。
16.根据权利要求11所述的晶体管，其中所述硅化物侧墙的高度低于所述主侧墙。
17.根据权利要求11所述的晶体管，其中，所述硅化物侧墙中包括Ni元素。
18.根据权利要求11所述的晶体管，其中，所述有源区通过隔离结构进行隔离，所述栅堆叠的端部位于所述隔离结构之上； 则在所述隔离结构之上，所述硅化物侧墙的端部之间为介质材料。
19.一种半导体芯片，包括如权利要求11至18之一所述的晶体管。
全文摘要
提供了一种晶体管及其制作方法和包括该晶体管的半导体芯片。制作晶体管的方法可以包括下面的步骤在半导体衬底上确定有源区，在所述有源区上形成栅叠层、主侧墙和源漏区，所述主侧墙环绕所述栅叠层，所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧；环绕所述主侧墙形成半导体侧墙，并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离；在所述源漏区和半导体侧墙表面覆盖一层金属或合金，并进行退火，以使得所述源漏区表面形成金属硅化物，同时使得所述半导体侧墙形成硅化物侧墙。这样减小了镍原子或者离子经由源漏延伸区进入沟道区导致晶体管失效的风险。
文档编号H01L29/78GK102867748SQ201110188060
公开日2013年1月9日 申请日期2011年7月6日 优先权日2011年7月6日
发明者尹海洲, 罗军, 朱慧珑, 骆志炯 申请人:中国科学院微电子研究所