专利名称：一种实现两种不同绝缘层厚度电容的集成方法
技术领域：
本发明涉及一种电子元件的生产制作方法，尤其涉及一种能够实现两种不同绝缘层厚度电容的集成方法、以及使用所述方法制作的集成电容。
背景技术：
目前，逻辑产品里通常会有集成电容结构，比较常见的会采用PIP (多晶体-绝缘层-多晶硅)或MIM (金属-绝缘层-金属)的结构流程。PIP结构的基本流程是先正常成长一层多晶硅，然后按需求生长一层一定厚度的氧化膜，再在上面成长一层金属硅化物作为电容上极板，最后通过2次干法刻蚀依次打开电容上极板和硅栅图像。中国专利CN101770984A披露了一种用于制造PIP电容器的方法，包括在硅衬底上形成场氧化膜的步骤，其用来限定器件隔离区和有源区；在所述场氧化膜上形成其中掺杂有杂质的下部多晶硅电极的步骤；实施氧化步骤以在其中掺杂有所述杂质的所述下部多晶硅电极的顶部和侧壁上形成第一氧化膜并同时在所述硅衬底的所述有源区上生长第二氧化膜的栅极氧化步骤；以及在所述第一氧化膜的区域上形成上部多晶硅电极并与此同时在所述第二氧化膜上形成栅电极的步骤。通常一次PIP电容工艺只能形成一种电容值大小的电容，而对于集成电路上需要多种不同电容值的电容来说，就需要多次进行重复PIP电容工艺。虽然进行多次的PIP电容工艺，可以得到具有不同电容值的电容，但需要重复多次相同工艺步骤，制得的电容合格率不高，且限制了在集成电路上设置大规模电容器设计的发展。
发明内容
针对现有技术中集成电容制作工艺无法制备不同电容厚度的问题，本发明提供了一种实现两种不同绝缘层厚度电容的集成方法和使用该方法制作的集成电容。本发明利用 03/TE0S反应生成LTO (低温氧化膜)的生长过程对硅片表面的状态有很强选择性的现象， 在不同类型多晶硅表面生长不同厚度的绝缘氧化膜，将之应用到目前PIP电容工艺中，就可以得到2种不同绝缘层厚度的电容结构，提高了设计的灵活性。本发明实现两种不同绝缘层厚度电容的集成方法，在硅基板中分别形成有PMOS 的有源区和NMOS的有源区，所述方法步骤包括
步骤1，在硅基板二氧化硅上成长一层多晶硅，多晶硅分为厚膜电容区、薄膜电容区、位于PMOS的有源区之上的PMOS栅极预制备区、和位于NMOS的有源区之上的NMOS栅极预制备区；本发明所述厚膜电容区、薄膜电容区与所述PMOS栅极预制备区和NMOS栅极预制备区不重合；
步骤2，在所述多晶硅上涂覆一层遮挡层，并对遮挡层进行刻蚀，在遮挡层中形成暴露出薄膜电容区和NMOS栅极预制备区的开口 ；
步骤3，通过所述开口向所述薄膜电容区和NMOS栅极预制备区内注入掺杂离子，然后退火处理；步骤4，移除遮挡层，并在所述多晶硅上生成低温氧化物层，其中，覆盖在厚膜电容区和 NMOS栅极预制备区上的低温氧化物层区域的厚度大于覆盖在薄膜电容区和NMOS栅极预制备区上的低温氧化物层；
步骤5，在所述低温氧化物层上沉积一层金属硅化物，并对金属硅化物进行刻蚀，仅保留部分位于覆盖在厚膜电容区上的低温氧化物层之上的第一金属硅化物，和保留部分位于覆盖在薄膜电容区上的低温氧化物层之上的第二金属硅化物；然后，刻蚀去除露出的低温氧化物层；保留所述第一金属硅化物和第二金属硅化物下方的低温氧化物层；
步骤6，刻蚀露出的多晶硅，保留部分PMOS栅极预制备区多晶硅、NMOS栅极预制备区， 分别形成PMOS的多晶硅栅极、NMOS的多晶硅栅极；以及
保留部分厚膜电容区多晶硅(第一金属硅化物下方)，形成由第一金属硅化物、厚膜电容区多晶硅及二者之间的低温氧化物层构成的厚膜电容；保留薄膜电容区多晶硅(第二金属硅化物下方)，形成由第二金属硅化物、薄膜电容区多晶硅及二者之间的低温氧化物层构成的薄膜电容。本发明上述方法中，步骤6中，使保留的厚膜电容区多晶硅面积大于所述第一金属硅化物面积，保留的薄膜电容区多晶硅面积大于第二金属硅化物面积。本发明上述方法中，所述掺杂离子注入剂量大于等于1E15 atom/cm2。本发明上述方法中，所述多晶硅为N型多晶硅。本发明上述方法中，所述LTO层厚度为10(Γ500Α (埃)。本发明上述方法中，所述退火过程在无氧条件下进行。本发明上述方法中，步骤5和/或6中所述刻蚀为干法刻蚀。本发明上述方法中，所述遮挡层可以是光刻胶和硬掩膜。本发明上述方法中，所述低温氧化物层由臭氧和TEOS反应得到。由于03与TEOS 反应生成LTO层的过程对多晶硅表面具有很强的选择性，因此，相同的反应条件下，很容易实现注入掺杂离子与没有注入掺杂离子的多晶硅区域生长的LTO层厚度不同。本发明还提供了一种上述方法制备的集成电容，所述集成电容含有至少两种不同厚度的电容。本发明所述的集成电容，还包括有PMOS栅极和NMOS栅极。本发明上述的集成电容，所述至少两种不同厚度的电容的上极板面积小于下极板面积。O3 (臭氧)/TE0S (正硅酸乙酯)生成LTO(低温氧化膜)的过程对硅片表面的状态有很强选择性，比如在经过高剂量(>1E15 at0m/cm2)离子注入后的多晶硅表面成长速率就比正常多晶硅慢2(Γ40%。本发明利用上述这种特殊现象，将之应用到目前ΡΙΡ(多晶体-绝缘层-多晶硅)电容工艺中，通过有选择的注入，就可以得到2种不同绝缘层厚度的电容结构。厚度薄的电容值大，厚度厚的电容耐压高，提高了设计的灵活性。当然，注入层可以集成在N型多晶硅参杂的光刻板中，这样就不需要额外增加一块光刻板，降低了实际生产的成本。
图1为硅基板上二氧化硅层表面成长多晶硅及图形化注入；图2为成长LTO和金属硅化物； 图3为图形化刻蚀电容上极板(金属硅化物)； 图4为图形化刻蚀电容下极板(多晶硅)。
具体实施例方式本发明提供了一种实现两种不同绝缘层厚度电容的集成方法，利用03/TE0S反应生成LTO (低温氧化膜)生长过程对硅片表面的状态有很强选择性的现象，在不同类型多晶硅表面生长不同厚度的绝缘氧化膜，将之应用到目前PIP电容工艺中，就可以得到2种不同绝缘层厚度的电容结构，提高了设计的灵活性。下面参照图广图4，通过具体实施例对本发明进行详细的介绍和描述，以使更好的理解本发明，但是下述实施例并不限制本发明范围。实施例1
覆盖有二氧化硅2的硅基板1中分别形成有PMOS的有源区和NMOS的有源区，然后 步骤1，在硅基板1的二氧化硅2上成长一层N型多晶硅，多晶硅分为厚膜电容区31、 薄膜电容区32、位于PMOS的有源区之上的PMOS栅极预制备区33、和位于NMOS的有源区之上的NMOS栅极预制备区34 ；
步骤2，在多晶硅上覆盖一层光刻胶6，并对光刻胶6进行光刻工艺，在光刻胶6中形成暴露出薄膜电容区32和NMOS栅极预制备区34的开口 ；
步骤3，同时对薄膜电容区32和NMOS电容区34的N型多晶硅注入掺杂离子，无氧条件下退火处理；掺杂离子注入剂量为1E15 atom/cm2。厚膜电容区31、PMOS栅极预制备区33 的多晶硅因光刻胶覆盖而没有注入掺杂离子；
步骤4，去除光刻胶6，在多晶硅上，通过03/TE0S反应生成LTO层4 ；由于03/TE0S反应生成LTO层的过程对多晶硅表面状态具有选择性，因此在厚膜电容区31、PMOS栅极预制备区33上方的多晶硅与薄膜电容区32和NMOS电容栅极预制备区34上的多晶硅上成长速率不同，即LTO层厚度不同；本实例中，覆盖在厚膜电容区和NMOS栅极预制备区上的低温氧化物层区域的厚度大于覆盖在薄膜电容区和NMOS栅极预制备区上的低温氧化物层；
步骤5，在LTO层4上成长极板金属硅化物5 ；并对金属硅化物5进行刻蚀，仅保留部分位于覆盖在厚膜电容区31上的低温氧化物层之上的第一金属硅化物51，和保留部分位于覆盖在薄膜电容区32上的低温氧化物层之上的第二金属硅化物52 ；对金属硅化物刻蚀之后，露出低温氧化物层，将露出的低温氧化物层刻蚀去除；
步骤6，刻蚀多晶硅，保留部分PMOS栅极预制备区多晶硅、NMOS栅极预制备区，分别形成PMOS的多晶硅栅极303、NM0S的多晶硅栅极304 ；以及保留第一金属硅化物51下方的厚膜电容区多晶硅，形成由第一金属硅化物51和厚膜电容区31多晶硅及二者之间的低温氧化物层41构成的厚膜电容；保留第二金属硅化物下方的薄膜电容区多晶硅，形成由第二金属硅化物52和薄膜电容区32多晶硅及二者之间的低温氧化物层42构成的薄膜电容；其中，使保留的厚膜电容区多晶硅面积大于所述第一金属硅化物面积，保留的薄膜电容区多晶硅面积大于第二金属硅化物面积。实施例2
覆盖有二氧化硅的硅基板中分别形成有PMOS的有源区和NMOS的有源区，然后步骤1，在硅基板1的二氧化硅2上成长一层N型多晶硅，多晶硅分为厚膜电容区31、 薄膜电容区32、位于PMOS的有源区之上的PMOS栅极预制备区33、和位于NMOS的有源区之上的NMOS栅极预制备区34 ；
步骤2，在多晶硅上覆盖一层硬掩膜，在硬掩膜中 形成暴露出薄膜电容区32和NMOS栅极预制备区34的开口 ；
步骤3，同时对薄膜电容区32和NMOS电容区34的N型多晶硅注入掺杂离子，无氧条件下退火处理；掺杂离子注入剂量为1E15 atom/cm2。厚膜电容区31、PMOS栅极预制备区33 的多晶硅因光刻胶覆盖而没有注入掺杂离子；
步骤4，去除硬掩膜，在多晶硅上，通过03/TE0S反应生成LTO层4 ；由于03/TE0S反应生成LTO层的过程对多晶硅表面状态具有选择性，因此在厚膜电容区、PMOS栅极预制备区上方的多晶硅与薄膜电容区和NMOS电容区上的多晶硅上成长速率不同，即LTO层厚度不同； 本实例中，覆盖在厚膜电容区和NMOS栅极预制备区上的低温氧化物层区域的厚度大于覆盖在薄膜电容区和NMOS栅极预制备区上的低温氧化物层；
步骤5，在LTO层4上成长极板金属硅化物5 ；并对金属硅化物5进行刻蚀，仅保留部分位于覆盖在厚膜电容区31上的低温氧化物层之上的第一金属硅化物51，和保留部分位于覆盖在薄膜电容区32上的低温氧化物层之上的第二金属硅化物52 ；对金属硅化物刻蚀之后，露出低温氧化物层，将露出的低温氧化物层刻蚀去除；
步骤6，刻蚀多晶硅，保留部分PMOS栅极预制备区多晶硅、NMOS栅极预制备区，分别形成PMOS的多晶硅栅极303、NM0S的多晶硅栅极304 ；以及保留第一金属硅化物51下方的厚膜电容区多晶硅，形成由第一金属硅化物51和厚膜电容区31多晶硅及二者之间的低温氧化物层41构成的厚膜电容；保留第二金属硅化物下方的薄膜电容区多晶硅，形成由第二金属硅化物52和薄膜电容区32多晶硅及二者之间的低温氧化物层42构成的薄膜电容；其中，使保留的厚膜电容区多晶硅面积大于所述第一金属硅化物面积，保留的薄膜电容区多晶硅面积大于第二金属硅化物面积。本发明上述方法制备的集成电容，包括至少两种不同厚度的电容，如厚膜电容区上极板501与下极板301之间的LTO绝缘层401厚度为500A (埃);薄膜电容区上极板502 与下极板302之间LTO绝缘层厚度为100A (埃)。根据上述实施例的描述，本领域技术人员能够理解的是，本发明还可以根据需要对不同区域进行不同程度掺杂，从而制备更多种不同厚度电容。根据本发明制备的集成电容的一种较佳的实施方式，厚膜电容区上极板501面积可以小于下极板301面积，同样地，薄膜电容区上极板502面积也可以小于与下极板302面积。本发明制作的集成电容还可以包括PMOS栅极303和NMOS栅极304。以上对本发明的具体实施例进行了详细描述，但其只作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对该实用进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种实现两种不同绝缘层厚度电容的集成方法，在覆盖有二氧化硅的硅基板中分别形成有PMOS的有源区和NMOS的有源区，其特征在于，步骤包括步骤1，在硅基板二氧化硅上成长一层多晶硅，多晶硅分为厚膜电容区、薄膜电容区、位于PMOS的有源区之上的PMOS栅极预制备区、和位于NMOS的有源区之上的NMOS栅极预制备区；步骤2，在所述多晶硅上涂覆一层遮挡层，并对遮挡层进行刻蚀，在所述遮挡层中形成暴露出薄膜电容区和NMOS栅极预制备区的开口 ；步骤3，通过所述开口向所述薄膜电容区和NMOS栅极预制备区内注入掺杂离子，然后退火处理；步骤4，移除遮挡层，并在所述多晶硅上生成低温氧化物层，其中，覆盖在厚膜电容区和 NMOS栅极预制备区上的低温氧化物层区域的厚度大于覆盖在薄膜电容区和NMOS栅极预制备区上的低温氧化物层；步骤5，在所述低温氧化物层上沉积一层金属硅化物，并对金属硅化物进行刻蚀，仅保留部分位于覆盖在厚膜电容区上的低温氧化物层之上的第一金属硅化物，和保留部分位于覆盖在薄膜电容区上的低温氧化物层之上的第二金属硅化物；然后，刻蚀去除露出的低温氧化物层；步骤6，刻蚀露出的多晶硅，保留部分PMOS栅极预制备区多晶硅、NMOS栅极预制备区， 分别形成PMOS的多晶硅栅极、NMOS的多晶硅栅极；以及保留第一金属硅化物下方的厚膜电容区多晶硅，形成由第一金属硅化物、厚膜电容区多晶硅及二者之间的低温氧化物层构成的厚膜电容；保留第二金属硅化物下方的薄膜电容区多晶硅，形成由第二金属硅化物、薄膜电容区多晶硅及二者之间的低温氧化物层构成的薄膜电容。
2.根据权利要求1所述的方法，其特征在于，所述掺杂离子注入剂量大于等于1E15 atom/ cm2。
3.根据权利要求1所述的方法，其特征在于，所述低温氧化物层由臭氧和TEOS反应得到。
4.根据权利要求1所述的方法，其特征在于，所述多晶硅为N型多晶硅。
5.根据权利要求1所述的方法，其特征在于，所述低温氧化物层厚度为10(Γ500Α。
6.根据权利要求1所述的方法，其特征在于，所述退火过程在无氧条件下进行。
7.根据权利要求1所述的方法，其特征在于，步骤5和/或6中所述刻蚀为干法刻蚀。
8.根据权利要求1所述的方法，其特征在于，步骤6中，使保留的厚膜电容区多晶硅面积大于所述第一金属硅化物面积，保留的薄膜电容区多晶硅面积大于第二金属硅化物面积。
9.一种上述任意权利要求所述方法制备的集成电容，其特征在于，所述集成电容含有至少两种不同厚度的电容，还包括PMOS的多晶硅栅极和NMOS的多晶硅栅极。
10.根据权利要求8所述的集成电容，其特征在于，所述至少两种不同厚度的电容的上极板面积小于下极板面积。
全文摘要
本发明提供了一种实现两种不同绝缘层厚度电容的集成方法，利用O3/TEOS反应生成的LTO(低温氧化膜)的生长对硅片表面的状态有很强选择性的现象，在不同类型多晶硅表面生长不同厚度的绝缘氧化膜，将之应用到目前PIP电容工艺中，就可以得到2种不同绝缘层厚度的电容结构，提高了设计的灵活性。
文档编号H01L21/822GK102437016SQ201110235259
公开日2012年5月2日 申请日期2011年8月17日 优先权日2011年8月17日
发明者景旭斌, 杨斌, 郭明升 申请人:上海华力微电子有限公司