专利名称:肖特基二极管及其制作方法
技术领域:
本发明的实施例涉及一种半导体器件,更具体地,涉及一种肖特基二极管及其制作方法。
背景技术:
金属与轻掺杂的半导体材料接触会产生一个类似于PN结的接触结构,称为肖特基接触,用于制作肖特基二极管。外加正向电压时,肖特基二极管处于导通状态,电流流过二极管;外加反向电压时,肖特基二极管处于关断状态。理想情况下,反向电流为0。但实际上,肖特基二极管不是理想器件,会流过少量的反向漏电流。反向漏电流会影响电路的性能,降低电路的效率。肖特基二极管的击穿电压是肖特基二极管反向击穿前两端允许施加的最大反向电压。综上所述,在实际应用中期望肖特基二极管具有高的击穿电压和小的反向漏电流。图1是现有的肖特基二极管100的剖视图。该肖特基二极管100包括轻掺杂的N 阱11、用作肖特基接触结构的金属接触12以及重掺杂的N型阴极接触区14。为了使肖特基二极管100具有小的反向漏电流和高的击穿电压,常需要降低金属接触12与N阱11之间的大电场。如图1所示,肖特基二极管100制作有结深较深的轻掺杂P型保护环15以降低金属接触12附近的大电场。该肖特基二极管100还可以包括位于轻掺杂的N阱11之下的重掺杂的N型掩埋层13 (简称NBL))、以及位于金属接触12和N型阴极接触区14之间的场氧层16。图2是图1所示肖特基二极管100的布局示意图。阴极接触区14位于肖特基二极管100布局的最外缘。在肖特基二极管100的中心放置金属接触12,P型保护环区15位于该金属接触12的外缘。然而,P型保护环区15具有较深的结深,占用面积大,因此现有肖特基二极管100的集成密度较差。
发明内容
本发明要解决的技术问题是提供一种肖特基二极管及其制作方法,该肖特基二极管的击穿电压高、反向漏电流小,且具有高的集成密度。根据本发明一实施例的肖特基二极管,包括半导体层,具有第一掺杂类型;保护环区,包括第一保护环区和第二保护环区,位于半导体层内,具有第二掺杂类型,其中所述第一保护环区至少部分地围绕所述第二保护环区;金属接触,位于半导体层和保护环区上方;以及阴极接触区,位于半导体层内,具有第一掺杂类型。根据本发明一实施例的肖特基二极管,包括阴极区,包括阴极接触区,该阴极接触区具有第一掺杂类型;阳极区,包括金属接触和肖特基界面,其中金属接触位于肖特基界面的上方,肖特基界面具有第一掺杂类型;以及保护环区,具有第二掺杂类型,其中所述保护环区与所述肖特基界面彼此交叉。根据本发明一实施例的肖特基二极管制作方法,包括制作阴极区;制作第一保护环区;制作第二保护环区,其中所述第一保护环区至少部分地围绕第二保护环区;在第一保护环区和第二保护环区上方制作金属接触。
为了更好的理解本发明,将根据以下附图对本发明进行详细描述图1是现有的肖特基二极管100的剖视图;图2是图1所示肖特基二极管100的布局示意图;图3是根据本发明一实施例的肖特基二极管300的剖视图;图4是根据本发明一实施例的肖特基二极管400的布局示意图;图5A,5B是根据本发明实施例的肖特基界面与保护环区彼此交叉的示例图;图6是根据本发明一实施例的肖特基二极管600的布局示意图;图7是根据本发明一实施例的肖特基二极管制作方法的流程图。
具体实施例方式下面参照附图充分描述本发明的示范实施例。在下面对本发明的详细描述中,为了更好的理解本发明,描述了大量的细节。然而,本领域技术人员将理解,没有这些具体细节,本发明同样可以实施。本发明可以以许多不同形式体现,不应理解为局限于这里阐述的示范实施方式。此外,图中显示的区域实质上是示意性的,它们的形状不意图限制本发明的范围。还应理解,附图不是按比例画的,为了清晰,层和区域的尺寸可被放大。图3是根据本发明一实施例的肖特基二极管300的剖视图,该肖特基二极管300 制作有外侧保护环区(或称第一保护环区)和内侧保护环区(或称第二保护环区),其中外侧保护环区至少部分地围绕内侧保护环区。由于采用这样的结构,使得反向漏电流减小、并改善肖特基二极管的击穿电压。如图3所示,肖特基二极管300包括P型半导体衬底30、N型半导体层31、金属接触32、重掺杂的N型阴极接触区34和P型保护环区。其中N型半导体层31位于P型半导体衬底30之上。P型保护环区位于N型半导体层31内,包括外侧保护环区351和内侧保护环区352,外侧保护环区351至少部分地围绕内侧保护环区352。金属接触32位于N型半导体层31和P型保护环区351、352的上方。N型阴极接触区34形成于N型半导体层31 内。在一个实施例中,外侧保护环区351环绕内侧保护环区352。在一个实施例中,外侧保护环区351和内侧保护环区352彼此接触构成一个完整的保护环区。在其它实施例中, 外侧保护环区351和内侧保护环区352可以是分隔的不同区域。在一个实施例中,外侧保护环区351位于金属接触32的外缘。在一个实施例中,肖特基二极管300进一步包括位于P型半导体衬底30和N型半导体层31之间的重掺杂的N型掩埋层(NBL)33。在一个实施例中,半导体衬底30和N型掩埋层33统称为半导体衬底。在一些实施例中,N型掩埋层33不是必须存在的。在一个实施例中,肖特基二极管300还进一步包括位于金属接触32和阴极接触区34之间的场氧层 36。在一些实施例中,可用其它绝缘材料来代替场氧层36来实现隔离。在一个实施例中,外侧保护环区351具有比内侧保护环区352深的结深。保护环区的结深越深,肖特基二极管可实现的击穿电压越高。在一个实施例中通过控制保护环区 351,352的深度可调节肖特基二极管300的击穿电压。在一个实施例中,内侧保护环区352包括多个窄的带状区。内侧保护环区352的多个带状区彼此靠近,可进一步减小肖特基二极管300的反向漏电流。在击穿电压与载流能力一定时,内侧保护环区352的多个带状区与外侧保护环区351采用合理布局,可有效减小肖特基二极管300的尺寸。肖特基二极管300可以与其他半导体器件集成在一个集成电路中。从俯视的角度看肖特基二极管300,该肖特基二极管300包括阳极区、阴极区以及 P型保护环区351、352,其中阳极区包括金属接触32和肖特基界面310。金属接触32位于 N型半导体层31的上表面上,在N型半导体层31内靠近上表面的区域形成与P型保护环区彼此交叉的肖特基界面310。阴极区包括阴极接触区34.。阴极区还可进一步包括位于阴极接触区34之上的金属层,用作阴极电极。在一个实施例中,金属接触32为钛,半导体材料为硅。N型半导体层31是轻掺杂的半导体材料。如图3所示的实施例中,N型半导体层31是轻掺杂的N阱。图4是根据本发明一实施例的肖特基二极管400的布局示意图。如图4所示,右上方向斜线填充区表示阴极接触区34,点状填充区表示P型保护环区351、352,左上方向斜线填充区表示金属接触32。其中P型保护环区是栅格状的,外侧保护环区351围绕内侧保护环区352。阴极接触区34环绕P型保护环区。金属接触32覆盖绝大部分保护环区351、 352,其中外侧保护环区351位于金属接触32的边缘。位于金属接触32下方与P型保护环区形成互补的区域是肖特基界面310。从图4中可以看出,肖特基界面310与P型保护环区 351,352是彼此交叉的。这里“交叉”的意思是,从肖特基二极管400的俯视图可以找到这样一个方向(例如S-S),从该方向可切出至少三个带状保护环区。保护环区可以多种形式存在,使得外侧保护环区至少部分地包围内侧保护环区, 且肖特基界面与保护环区彼此交叉。图5A,5B是根据本发明实施例的肖特基界面与保护环区彼此交叉的示例图。图5A所示的示例图中,外侧保护环区551A呈圆环形,环绕着内侧保护环区552A, 其中内侧保护环区552A包括多个分立的带状区。位于金属接触52A下方的肖特基界面510A 与外侧保护环区551A和内侧保护环区552A彼此交叉。图5B所示的示例图中,外侧保护环区551B和内侧保护环区552B是栅格状的。外侧保护环区551B包围内侧保护环区552B。位于金属接触52B下方的肖特基界面510B与外侧保护环区55IB和内侧保护环区552B彼此交叉。图6为根据本发明一实施例的肖特基二极管600的布局示意图。肖特基二极管 600包括阴极接触区64、多个保护环区65、多个金属接触62以及N型半导体层61。阴极接触区64呈栅格状,具有三个格子。在每个格子640内,包含保护环区65和位于保护环区65 之上的金属接触62。因而肖特基二极管600的阳极被划分为A1,A2和A3三个阳极岛。内侧保护环区652包括多个带状区,可减小反向漏电流。在其他实施例中,阴极接触区64可以为其它形状,例如网纹状,将阳极区划分为多个阳极岛。在一个实施例中,对于一个钛硅肖特基二极管(金属接触为钛、N型半导体层为硅),只有一个保护环区的传统肖特基二极管的击穿电压为33V,正向电流与反向漏电流的比值为9。而如图6所示的肖特基二极管600,具有外侧保护环区651和内侧保护环区652, 该肖特基二极管600的击穿电压可提高到59V,且其正向电流与反向漏电流的比值也可提高到165。图7所示为根据本发明一实施的肖特基二极管制作方法流程图,包括步骤701 704 在步骤701,制作阴极区。在一个实施例中,步骤701包括制作N型阴极接触区和位于阴极接触区上方的金属层,该金属层用作阴极电极。在步骤702,制作具有第一深度的第一保护环区。在步骤703,制作具有第二深度的第二保护环区,第一保护环区至少部分地围绕第二保护环区。在一个实施例中,第一保护环区和第二保护环区为P型掺杂。在一个实施例中,第二深度小于第一深度。在一个实施例中,通过控制第一保护环区的深度可以控制肖特基二极管的击穿电压。在步骤702和703之后,可采用退火工艺。在步骤704,制作金属接触,该金属接触的位于第一保护环区和第二保护环区的上方。采用不同的步骤制作第一保护环区和第二保护环区,可使得保护环区具有确定的形状,且保护环区与肖特基界面彼此交叉。在一个实施例中,第二保护环区先于第一保护环区制作,具有较浅的结深。上述实施例均涉及N型肖特基二极管器件,由于P型肖特基二极管器件的各个掺杂区域的类型与N型肖特基二极管器件相反,因此本发明的实施例仅仅需要稍作改变就可以应用于P型肖特基二极管器件。P型肖特基二极管器件同样满足本发明的精神和保护范围。上述本发明的说明书和实施方式仅仅以示例性的方式对本发明进行了说明,这些实施例不是完全详尽的,并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的,其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。
权利要求
1.一种肖特基二极管,包括 半导体层,具有第一掺杂类型;保护环区,包括第一保护环区和第二保护环区,位于半导体层内,具有第二掺杂类型, 其中所述第一保护环区至少部分地围绕所述第二保护环区; 金属接触,位于半导体层和保护环区上方;以及阴极接触区,位于半导体层内,具有第一掺杂类型。
2.如权利要求1所述的肖特基二极管,其中所述第二保护环区具有比所述第一保护环区浅的结深。
3.如权利要求1所述的肖特基二极管,其中所述第二保护环区包括多个带状区。
4.如权利要求1所述的肖特基二极管,包括多个保护环区和多个金属接触,其中每个金属接触位于一个保护环区之上,阴极接触区至少部分地围绕每个保护环区。
5.如权利要求4所述的肖特基二极管,其中所述阴极接触区呈栅格状,具有多个格子, 其中每个保护环区位于一个格子中。
6.如权利要求1所述的肖特基二极管,其中所述第一保护环区位于金属接触的外缘。
7.如权利要求1所述的肖特基二极管,进一步包括掩埋层,具有第一掺杂类型,其中该掩埋层具有比所述半导体层高的掺杂浓度。
8.如权利要求1所述的肖特基二极管,其中金属接触紧靠半导体层,在半导体层内形成与保护环区彼此交叉的肖特基界面。
9.如权利要求1所述的肖特基二极管,其中第一掺杂类型为N型,第二掺杂类型为P型。
10.如权利要求1所述的肖特基二极管,进一步包括 场氧层,位于金属接触和阴极接触区之间。
11.一种肖特基二极管,包括阴极区,包括阴极接触区,该阴极接触区具有第一掺杂类型;阳极区,包括金属接触和肖特基界面,其中金属接触位于肖特基界面的上方,肖特基界面具有第一掺杂类型;以及保护环区,具有第二掺杂类型,其中所述保护环区与所述肖特基界面彼此交叉。
12.如权利要求11所述的肖特基二极管,其中所述保护环区包括第一保护环区和第二保护环区,第二保护环区具有比所述第一保护环区浅的结深。
13.如权利要求11所述的肖特基二极管,其中所述保护环区呈栅格状。
14.如权利要求11所述的肖特基二极管,其中所述阴极接触区呈栅格状,将阳极区划分为多个阳极岛。
15.如权利要求11所述的肖特基二极管,其中第一掺杂类型为N型,第二掺杂类型为P型。
16.一种肖特基二极管的制作方法,包括 制作阴极区;制作第一保护环区;制作第二保护环区,其中所述第一保护环区至少部分地围绕第二保护环区; 在第一保护环区和第二保护环区上方制作金属接触。
17.如权利要求16所述的方法,其中所述第二保护环区具有比所述第一保护环区浅的结深。
18.如权利要求16所述的方法,进一步包括通过控制第一保护环区的深度来调节肖特基二极管的击穿电压。
全文摘要
本发明公开了一种肖特基二极管及其制作方法。该肖特基二极管包括半导体层,具有第一掺杂类型;保护环区,包括第一保护环区和第二保护环区,位于半导体层内,具有第二掺杂类型,其中所述第一保护环区至少部分地围绕所述第二保护环区;金属接触,位于半导体层和保护环区上方;以及阴极接触区,位于半导体层内,具有第一掺杂类型。利用本发明所揭示的肖特基二极管,可以有效提高其击穿电压和正向载流能力,节省芯片的尺寸面积。
文档编号H01L29/06GK102315281SQ20111026124
公开日2012年1月11日 申请日期2011年9月5日 优先权日2010年9月7日
发明者柳志亨 申请人:成都芯源系统有限公司