专利名称：用于评价opc效果的测试结构的制作方法
技术领域：
本发明涉及半导体技术，特别涉及用于评价OPC效果的测试结构，包括用于评价CMOS多晶硅层OPC效果的测试结构，及用于评价CMOS单晶硅有源区层OPC效果的测试结构。
背景技术：
光刻是集成电路制造的主要工艺，光刻工艺的任务是实现掩模版上的图形向硅表面各层材料上的转移。投影光通过掩膜图形后传播到硅片上，掩膜图形对光波来说，相当于传播路线上的障碍，从而在硅片上得到与掩膜图形相关的光刻图形。根据光波衍射和干涉原理，光波通过掩模版时将发生衍射，掩模版不同位置之间的光波还会发生干涉，因此实际投射到硅片上的光强分布是衍射光波的叠加结果，它与掩膜图形并不是完全相同的。根据光波衍射原理，当障碍物的尺寸远大于光波波长时，由衍射产生的图形偏差可以忽略不计，也就是说当掩模版图形尺寸(集成电路的特征尺寸)远大于光波波长时，硅片上光刻图形与掩模版图形基本相同。但在超深亚微米工艺下，集成电路特征尺寸在
0.13um甚至0.09um以下，已经接近甚至小于光波波长，光的衍射效果将非常明显，硅片上光刻图形同掩模版图形之间的偏差不可以忽略。随着集成电路特征尺寸不断的减小，这种光刻图形的变形与偏差变得越来越严重，成为影响芯片性能和成品率的重要因素。特别是在图形相互邻近的部位，由于光波干涉和衍射作用明显，图形偏差会相对较大，例如在线端顶端和图形拐角处偏差就比较明显，而这些图形部位往往是对电路的电学性能和电路性能起关键作用的地方，从而影响了整个芯片的性能，甚至导致电路失效。这种由于光波衍射、干涉而使光刻图形与掩膜图形产生偏差的现象成为光学邻近效应(0PE:opt ical proximity effect)。在光刻工艺中，光学邻近效应是不可避免的，因此必须采用相应的措施尽可能的减小掩膜图形到硅片图形的变形与偏差，以保证芯片的性能和成品率。目前工业界普遍采用的方法是在传统的物理设计与掩模版制造间加入成品率驱动的掩模版矫正，在这一步骤中，通过改变掩模版上图形的形状或者图形透光的相位来弥补光刻工艺中产生的光刻图形的变形，使得硅片上光刻得到的图形与预期的图形基本符合，这种掩模版图形的补偿机制称为光刻增强技术(RET:reticle enhancementtechnology),常用的两种方法是光学邻近效应矫正(0PC:optical proximitycorrection)和相位转移掩膜(PSM:phase shift mask),其中OPC是一种有效的光刻增强技术。随着工艺线宽的不断缩小，到90nm及以下工艺，角部圆角化(corner rounding)效应对图形的影响愈发显著，对于一些关键层次，对于一些窄沟道或者短沟道器件(小尺寸器件)，该效应直接会影响器件特性，所以对OPC的要求也越来越高，希望通过OPC使角部圆角化效应不会影响到器件的沟道区域，从而使器件特性不受角部圆角化效应的影响。比如，对于CMOS器件的多晶硅层，即定义CMOS器件的沟道长度(Lch)的层次，光学邻近效应矫正OPC需消除该层的角部圆角化效应对于器件的影响；对于单晶硅有源区层，即定义CMOS器件的沟道宽度(Wch)的层次，OPC需消除该层的角部圆角化效应对于器件的影响。那么如何准确评价所使用的OPC方案的矫正效果呢，目前的评价方法只是停留在物理结构的图形尺寸数据收集，该数据受操作人员、测试位置等因素的影响较大，且不能直观反映到圆角化效应对器件特性的影响。
发明内容
本发明要解决的技术问题是，能直观的根据器件电学特性数据检验OPC是否已经消除了角部圆角化效应对器件特性的影响。为解决上述技术问题，本发明提供了一种用于评价CMOS多晶硅层OPC效果的测试结构，所述测试结构包括2*N个CMOS器件，N为大于等于3的整数，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产； 所述2*N个CMOS器件中的N个CMOS器件作为检验组；所述2*N个CMOS器件中的N个CMOS器件作为参照组；所述检验组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距等于e ；所述参照组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距大于等于2e ；e为该套CMOS半导体工艺设计规则中的L形多晶硅距离同一MOS的单晶硅有源区的最小距尚。各个CMOS器件的栅、源、漏以多指状，通过通孔及金属以并联形式实现版图，其中栅并联数大于等于3。各CMOS器件的沟道宽度，大于等于f，并且大于等于(2c+a)，并且小于lum，f为该套CMOS半导体工艺设计规则中的最小沟道宽度，c为该套CMOS半导体工艺设计规则中的单晶硅有源区包住通孔的最小尺寸，a为该套CMOS半导体工艺设计规则中的通孔的尺寸。各CMOS器件的沟道宽度范围在0.2 0.5um。各CMOS器件的沟道长度，大于等于g，g为该套CMOS半导体工艺设计规则中的最小沟道长度。所述CMOS器件同为NMOS或同为PMOS。为解决上述技术问题，本发明还提供了一种用于评价CMOS单晶硅有源区层OPC效果的测试结构，所述测试结构包括2*N个CMOS器件，N为大于等于3的整数，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产；所述2*N个CMOS器件中的N个CMOS器件作为检验组；所述2*N个CMOS器件中的N个CMOS器件作为参照组；所述检验组中的CMOS器件，其源、漏端的L形有源区单晶硅距离沟道上的多晶硅的间距等于h;所述参照组中的CMOS器件，其源、漏端的L形有源区单晶硅距离沟道上的多晶硅的间距大于等于2h ；h为该套CMOS半导体工艺设计规则中的L形单晶硅有源区距离同一 MOS的多晶硅的最小距离。
各个CMOS器件的栅、源、漏以多指状，通过通孔及金属以并联形式实现版图，其中栅并联数大于等于3。各CMOS器件的沟道宽度，大于等于f，f为该套CMOS半导体工艺设计规则中的最小沟道宽度。各CMOS器件的沟道长度，大于等于g，g为该套CMOS半导体工艺设计规则中的最小沟道长度。L形单晶硅有源区的凸起大于等于该套CMOS半导体工艺设计规则规定的最小尺寸；L形多晶硅距离同一 MOS的单晶硅有源区的距离大于等于2e ；e为该套CMOS半导体工艺设计规则中的L形多晶硅距离同一MOS的单晶硅有源区的最小距离。所述CMOS器件同为NMOS或同为PMOS。本发明的测试结构，根据设定尺寸采用相应的一套包括光学邻近效应矫正过程的CMOS半导体工艺生产，包括检验组、参照组两组CMOS器件，两组CMOS器件的多晶硅到单晶硅有源区的距离不同，保证相同的测试条件(栅源压差Vgs，源漏压差Vds)，比较两组CMOS器件的饱和电流值，如果两者相近，则说明OPC已经消除了角部圆角化效应对器件特性的影响，如果两者相差较大(如图6所示，两组的饱和电流相差超过5%)，则说明还未消除角部圆角化效应对器件特性的影响，OPC方案有待优化。本发明的测试结构，能直观的根据器件电学特性数据检验OPC是否已经消除了角部圆角化效应对器件特性的影响。
下面结合附图与具体实施方式
对本发明作进一步详细的说明:图1是CMOS半导体工艺部分通用的设计规则示意图；图2是用于评价CMOS多晶硅层OPC效果的测试结构中的一 CMOS器件示意图；图3是用于评价CMOS多晶硅层OPC效果的测试结构中的参照组CMOS器件沟道受角部圆角化效应影响的示意图；图4是用于评价CMOS多晶硅层OPC效果的测试结构中的检验组CMOS器件沟道受角部圆角化效应影响的示意图；图5是用于评价CMOS单晶硅有源区层OPC效果的测试结构中的一 CMOS器件示意图；图6是用于评价CMOS单晶硅有源区层OPC效果的测试结构中的参照组CMOS器件沟道受角部圆角化效应的示意图；图7是用于评价CMOS单晶硅有源区层OPC效果的测试结构中的检验组CMOS器件沟道受角部圆角化效应的示意图；图8是两组CMOS器件的饱和电流值比较示意图。
具体实施例方式每一套CMOS半导体工艺都会有相应的设计规则，为方便表达，如图1所示，CMOS半导体工艺设计规则由以下代号表示:
通孔的尺寸为a ;通孔的最小间距为b ;单晶硅有源区101包住通孔的最小尺寸为c ;多晶娃102包住通孔的最小尺寸为d山形多晶娃102距尚同一 MOS的单晶娃有源区的最小距离为e ;最小沟道宽度为f ;最小沟道长度为g ;L形单晶硅有源区距离同一 MOS的多晶娃102的最小距尚为h ；本发明的第一实施例，是一用于评价CMOS多晶硅层OPC (光学邻近效应矫正)效果的测试结构，所述测试结构包括2*N个CMOS器件(NM0S或PM0S)，N为大于等于3的整数，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产，其尺寸是基于该套CMOS半导体工艺的相应设计规则设定，尺寸具体数值因不同套的CMOS半导体工艺而不尽相同；所述2*N个CMOS器件中的N个CMOS器件作为检验组；所述2*N个CMOS器件中的N个CMOS器件作为参照组；所述检验组中的CMOS器件，其L形多晶硅102距离单晶硅有源区101的间距(如图2上所标示的A)等于e ；所述参照组中的CMOS器件，其L形多晶硅102距离单晶硅有源区101的间距(如图2上所标示的A)大于等于2e，较佳的，大于等于0.5um且小于等于Ium ；各个CMOS器件的栅、源、漏以多指状(mut1-finger),通过通孔103及金属104以并联形式实现版图，其中栅并联数大于等于3，如图2所示，；各CMOS器件的沟道宽度，大于等于f，并且大于等于(2c+a)，并且小于lum，较佳的，范围在0.2 0.5um ；各CMOS器件的沟道长度，大于等于g，较佳的，等于g。检验组、参照组两组CMOS器件在硅片上放置位置尽可能接近。上述用于评价CMOS多晶硅层OPC效果的测试结构，可以放置于测试芯片内也可放置于划片槽区域。上述用于评价CMOS多晶硅层OPC效果的测试结构，其中的多个CMOS器件按其L形多晶硅102距离单晶硅有源区101的间距分为检验组、参照组两组，参照组的CMOS器件如图3所示，由于其L形多晶硅102距离单晶硅有源区101的间距选取远大于设计规则，保证了多晶硅的角部圆角化效应不会影响到器件沟道区域；检验组的CMOS器件如图4所示，其L形多晶硅102距离单晶硅有源区101的间距选用的是CMOS设计规则允许的最小值，检验组的CMOS器件，多晶硅的角部圆角化是否会影响到器件沟道区域，取决于所用OPC方案是否真正起到光学临近效应矫正的作用，若OPC方案没有达到目标，则检验组的CMOS器件的有效电学沟道宽度Weff小于所设计的沟道宽度Wdl,相对于参照组的CMOS器件，其饱和电流下降，测试并比较检验组、参照组两组的CMOS器件饱和电流，即可检验所用多晶硅层OPC方案对于修正角部圆角化的效果。本发明的第二实施例，是一用于评价CMOS单晶硅有源区层OPC(光学邻近效应矫正)效果的测试结构；所述测试结构包括2*N个CMOS器件(NM0S或PM0S)，N为大于等于3的整数，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产，其尺寸是基于该套CMOS半导体工艺的相应设计规则设定，尺寸具体数值因不同套的CMOS半导体工艺而不尽相同；所述2*N个CMOS器件中的N个CMOS器件作为检验组；
所述2*N个CMOS器件中的N个CMOS器件作为参照组；所述检验组中的CMOS器件，其源、漏端的L形有源区单晶硅101距离沟道上的多晶娃102的间距(如图5上所标不的D)等于h ；所述参照组中的CMOS器件，其源、漏端的L形有源区单晶硅101距离沟道上的多晶硅102的间距(如图5上所标示的D)大于等于2h，较佳的，其源、漏端的L形有源区单晶硅距离沟道上的多晶硅的间距范围在0.2um Ium ；如图5所示,各个CMOS器件的栅、源、漏以多指状(mut1-finger),通过通孔103及金属104以并联形式实现版图，其中栅并联数大于等于3，源、漏端单晶硅有源区101采用L形设计；各CMOS器件的沟道宽度，大于等于f，较佳的，等于f ;各CMOS器件的沟道长度，大于等于g，较佳的，等于g ;L形单晶硅有源区101的凸起(如图5所示B)大于等于该套CMOS半导体工艺设计规则规定的最小尺寸；L形多晶硅距离同一 MOS的单晶硅有源区的距离(如图5所示C)大于等于2e ；检验组、参照组两组CMOS器件在硅片上放置位置尽可能接近。上述用于电性评价CMOS多晶硅层光学邻近效应矫正效果的测试结构，可以放置于测试芯片内也可放置于划片槽区域。上述用于评价CMOS单晶硅有源区层OPC效果的测试结构，其中的多个CMOS器件按源、漏端的L形有源区单晶硅101距离沟道上的多晶硅102的间距D分为检验组、参照组两组，两组CMOS器件，L形多晶硅距离同一 MOS的单晶硅有源区的距离C选取远大于设计规则的尺寸，以保证多晶硅层的角部圆角化效应不会影响到器件沟道区域。参照组的CMOS器件如图6所示，由于源、漏端的L形有源区单晶硅101距离沟道上的多晶硅102的间距D选取远大于设计规则，保证了单晶硅有源区层的角部圆角化效应不会影响到器件沟道区域；检验组的CMOS器件如图7所示，检验组的CMOS器件，源、漏端的L形有源区单晶硅101距离沟道上的多晶硅102的间距D选用的是CMOS设计规则允许的最小值，检验组的CMOS器件，单晶硅的角部圆角化是否会影响到器件沟道区域，取决于所用OPC方案是否真正起到光学临近效应矫正的作用，若OPC没有达到目标，则检验组的CMOS器件的有效电学沟道宽度大于所设计的沟道宽度，相对于参照组的CMOS器件，其饱和电流上升，测试并比较检验组、参照组两组的CMOS器件饱和电流，即可检验所用单晶硅有源区层OPC方案对于修正角部圆角化的效果。本发明的测试结构，根据设定尺寸采用相应的一套包括光学邻近效应矫正过程的CMOS半导体工艺生产，包括检验组、参照组两组CMOS器件，两组CMOS器件的多晶硅到单晶硅有源区的距离不同，保证相同的测试条件(栅源压差Vgs，源漏压差Vds)，比较两组CMOS器件的饱和电流值，如果两者相近，则说明OPC已经消除了角部圆角化效应对器件特性的影响，如果两者相差较大(如图6所示，两组的饱和电流相差超过5%)，则说明还未消除角部圆角化效应对器件特性的影响，OPC方案有待优化。本发明的测试结构，能直观的根据器件电学特性数据检验OPC是否已经消除了角部圆角化效应对器件特性的影响。
权利要求
1.一种用于评价CMOS多晶硅层OPC效果的测试结构，所述测试结构包括2*N个CMOS器件，N为大于等于3的整数，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产，其特征在于， 所述2*N个CMOS器件中的N个CMOS器件作为检验组； 所述2*N个CMOS器件中的N个CMOS器件作为参照组； 所述检验组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距等于e ； 所述参照组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距大于等于2e ； e为该套CMOS半导体工艺设计规则中的L形多晶硅距离同一MOS的单晶硅有源区的最小距离。
2.根据权利要求1所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，所述参照组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距大于等于0.5um且小于等于Iunio
3.根据权利要求1所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，各个CMOS器件的栅、源、漏以多指状，通过通孔及金属以并联形式实现版图，其中栅并联数大于等于3。
4.根据权利要求1所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，各CMOS器件的沟道宽度，大于等于f，并且大于等于(2c+a)，并且小于lum，f为该套CMOS半导体工艺设计规则中的最小沟道宽度，c为该套CMOS半导体工艺设计规则中的单晶硅有源区包住通孔的最小尺寸，a为该套CMOS半导体工艺设计规则中的通孔的尺寸。
5.根据权利要求4 所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，各CMOS器件的沟道宽度范围在0.2 0.5um。
6.根据权利要求1所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，各CMOS器件的沟道长度，大于等于g，g为该套CMOS半导体工艺设计规则中的最小沟道长度。
7.根据权利要求6所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，各CMOS器件的沟道长度等于g。
8.根据权利要求1至7任一项所述的用于评价CMOS多晶硅层OPC效果的测试结构，其特征在于，所述CMOS器件同为NMOS或同为PMOS。
9.一种用于评价CMOS单晶硅有源区层OPC效果的测试结构，所述测试结构包括2*N个CMOS器件，N为大于等于3的整数，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产，其特征在于， 所述2*N个CMOS器件中的N个CMOS器件作为检验组； 所述2*N个CMOS器件中的N个CMOS器件作为参照组； 所述检验组中的CMOS器件，其源、漏端的L形有源区单晶硅距离沟道上的多晶硅的间距等于h ； 所述参照组中的CMOS器件，其源、漏端的L形有源区单晶硅距离沟道上的多晶硅的间距大于等于2h ； h为该套CMOS半导体工艺设计规则中的L形单晶硅有源区距离同一MOS的多晶硅的最小距离。
10.根据权利要求9所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，所述参照组中的CMOS器件，其源、漏端的L形有源区单晶硅距离沟道上的多晶硅的间距范围在0.2um lum。
11.根据权利要求9所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，各个CMOS器件的栅、源、漏以多指状，通过通孔及金属以并联形式实现版图，其中栅并联数大于等于3。
12.根据权利要求9所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，各CMOS器件的沟道宽度，大于等于f，f为该套CMOS半导体工艺设计规则中的最小沟道宽度。
13.根据权利要求12所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，各CMOS器件的沟道宽度等于f。
14.根据权利要求9所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，各CMOS器件的沟道长度，大于等于g，g为该套CMOS半导体工艺设计规则中的最小沟道长度。
15.根据权利要求14所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，各CMOS器件的沟道长度等于g。
16.根据权利要求9所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，L形单晶硅有源区的凸起大于等于该套CMOS半导体工艺设计规则规定的最小尺寸；
17.根据权利要求9所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，L形多晶硅距离同一 MOS的单晶硅有源区的距离大于等于2e ； e为该套CMOS半导体工艺设计规则中的L形多晶硅距离同一 MOS的单晶硅有源区的最小距离。
18.根据权利要求9至17任一项所述的用于评价CMOS单晶硅有源区层OPC效果的测试结构，其特征在于，所述CMOS器件同为NMOS或同为PMOS。
全文摘要
本发明公开了一种用于评价CMOS多晶硅层OPC效果的测试结构，该结构包括2N个CMOS器件，根据设定尺寸采用相应的一套包括OPC过程的CMOS半导体工艺生产，将N个CMOS器件作为一组阵列，该阵列因布图方式不同而分为2组，一组作为检验组，另一组作为参照组；检验组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距等于e；参照组中的CMOS器件，其L形多晶硅距离单晶硅有源区的间距大于等于2e；e为该套CMOS半导体工艺设计规则中的L形多晶硅距离同一MOS的单晶硅有源区的最小距离。本发明还公开了一种用于评价CMOS单晶硅有源区层OPC效果的测试结构。本发明的测试结构，能直观的根据器件电学特性数据检验OPC是否已经消除了角部圆角化效应对器件特性的影响。
文档编号H01L23/544GK103094251SQ201110335409
公开日2013年5月8日 申请日期2011年10月28日 优先权日2011年10月28日
发明者刘梅, 朱冬慧, 陈福成 申请人:上海华虹Nec电子有限公司