专利名称：Ggnmos的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种GGNMOS (Gate GroundedNMOS，栅极接地的N型金属氧化物晶体管)的制作方法。
背景技术：
集成电路很容易受到静电的破坏，一般在电路的输入输出端或电源保护装置都会设计静电保护电路以防止内部电路因受到静电而受损坏。GGNM0S(Gate Grounded NM0S，栅极接地的N型金属氧化物晶体管)是一种广泛使用的静电保护结构。其通过静电放电来进行静电保护，其机理为:由于MOS管上的功耗为通过的电流和压降的乘积，在一定ESD静电电流下，如果能够降低其上的压降，则能够降低MOS管上的功耗，进而降低MOS管结温，达到保护MOS管的目的。GGNMOS作为ESD器件正向依靠寄生NPN(漏极的N+有源区-P型衬底-源极的N+有源区)BJT泄放ESD电流；反向泄放ESD电流的通路由PN 二极管(P型衬底-N+有源区)和栅源相接的NMOS 二极管组成。在全芯片的ESD网络中，当ESD时间来临时，GGNMOS正向和反向都有可能导通，这由潜在的ESD路径决定，ESD电流总会流向低阻路径。所以，在设计时必须考虑GGNMOS的正向和反向ESD性能以绝对保证芯片的可靠性。通常GGNMOS作为二极管ESD性能很强大，但必须结合电源(Power Clamp) 一起使用。GGNMOS作为BJT是一种击穿性(Breakdown Device)的工作机理,依靠漏极与衬底之间的雪崩击穿触发后形成低阻通路泄放ESD电流。现有技术的GGNMOS制作中，通常在源漏离子注入之后，对漏极进行选择性离子注入，调节GGNMOS的静电特性，S卩ESD注入(ESD Implant)。这过程中，涂覆光刻胶，经过曝光、显影使得光刻胶形成掩模，露出漏极，然后再进行漏极离子注入。增加ESD注入之后，一方面使得漏极和衬底之间的PN结深增加，另一方面使PN结更加突变，具有上述两种特性的PN结是很“坚固”的。结深增加可以降低结上的电流密度，消除局部电流集中，消除LDD(lightdope drain)结构的“尖端”放电现象。结突变使其击穿时结上的压降比LDD结构的要低，同时结上压强大，衬底电流大，更容易触发寄生三极管导通。因为降低了漏极与衬底间的PN结耗尽区宽度，在漏极加电压时产生更强的电势梯度，从而产生更强的漏电流，达到降低击穿电压的作用，这样可以使得GGNMOS这种ESD注入器件起到对电路中核心器件的电保护目的。比如一个典型的制作GGNMOS的工艺过程包括:提供P型半导体衬底；在半导体衬底上依次形成栅绝缘层和多晶硅层；形成栅极，进行自对准源漏注入；形成ESD注入掩模，露出漏极；对漏极进行ESD注入；退火；去除掩模，表面金属化；形成自对准金属硅化物；形成高密度的氮化硅覆盖层；PSG沉积；进行层间介质层CMP ;刻蚀形成通孔；填充通孔形成接触孔(插塞)；退火。而由于ESD注入剂量比LDD注入大许多，存在横向扩散的问题，因此要考虑漏电问题和寄生电容问题。
发明内容
本发明的目的是提高GGNMOS对电路的静电保护能力。为实现上述目的，本发明提出了一种GGNMOS的制作方法，包括:提供P型半导体衬底；在半导体衬底上依次形成栅绝缘层和栅极；进行源漏注入；形成层间介质层；刻蚀形成接触孔的通孔；利用已经形成的通孔作为掩模进行ESD离子注入。可选的，包括所述ESD离子注入中，注入的离子为BF2、B、In中的一种，剂量为3 X IO13 8X1013CM_2。可选的，改变接触孔的大小得到不同的ESD注入区域。可选的，表面金属化，进行源漏注入形成好源漏区后，还包括在源漏区上形成自对准金属硅化物的步骤。可选的，所述形成自对准金属硅化物之后，形成层间介质层之前，还包括形成高密度的氮化硅覆盖层的步骤。可选的，所述形成层间介质层的方式为沉积PSG。可选的，所述沉积PSG之后还包括加热使得PSG回流，得到平滑的表面的步骤。可选的，形成栅绝缘层和栅极之后、源漏注入之前，还可以进行轻掺杂漏注入。与形成接触孔之前做ESD注入相比，在接触孔通孔形成好后做ESD注入，可以降低由于横向扩散造成的栅漏横向Pn结寄生电容，同时由于此发明ESD注入方法使得源漏底部电场更强，击穿电压更低，最大电场可以更好地由ESD注入区来控制，提高了 ESD电路的可靠性。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1为本发明制作GGNMOS的流程图。
具体实施例方式本发明利用在源漏上接触孔形成好之后，填充金属插塞之前，对接触孔内进行ESDImplant,减少了原本工艺的步骤,并且缩小了漏极中ESD Implant的区域,改善了 GGNMOS的静电保护特性。本发明制作GGNMOS的具体步骤包括:步骤S1:提供P型半导体衬底；步骤S2:在半导体衬底上依次形成栅绝缘层和栅极；步骤S3:进行LDD注入和源漏注入；
步骤S4:源漏离子注入退火；步骤S5:表面金属化，形成自对准金属硅化物；步骤S6:形成高密度的氮化硅覆盖层；步骤S7 =PSG沉积形成层间介质层；步骤S8:刻蚀形成通孔；步骤S9:利用已经形成的通孔作为掩模进行ESD离子注入；步骤SlO:注入后的硅片在快速退火装置中退火。下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式
的限制。需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会作放大、缩小或其他改变。步骤S1:提供P型半导体衬底；上述P型半导体衬底为P型轻掺杂(掺杂浓度小于I X 1015CM_3)的〈100〉晶向抛光硅片。采用〈100〉晶向是因为〈100〉晶向的硅片的陷阱密度非常低。掺杂的方式为离子注入，或者外延生长P型轻掺杂硅，所述P型半导体衬底的电阻率，杂质浓度等性质符合器件的电性要求。步骤S2:在半导体衬底上依次形成栅绝缘层和栅极；在形成栅绝缘层之前还应包括在非有源区形成氧化物隔离区的步骤，采用的方式为LOCOS或者STI。本实施例中优选为STI。形成栅绝缘层的方式为在有源区上生长一层薄的栅氧化层。具体操作为:清洗硅片，除掉表面的沾污和氧化层，这一步必须在硅片进入氧化炉前的几个小时内进行，只要暴露在空气中，硅片表面就会被其中的氧气氧化。当硅片进入氧化炉后，控制硅片表面生长的氧化硅为20 50人。栅极的形成是通过选择性刻蚀沉积的多晶硅。具体操作为形成好栅氧化层后把硅片放入低压化学气相淀积设备的工艺腔中，通入硅烷，硅烷分解产生的多晶硅淀积在硅片表面。淀积多晶硅的厚度约为5000A。淀积过后，马上进行多晶硅掺杂的操作，这一步既可以在相同的工艺腔中进行，也可以在其它设备中进行。掺杂方式为用扩散或离子注入进行重掺杂磷，从而形成20至30 Ω / 口的方块电阻。这样的方块电阻对于栅长大于3 μ m的MOSFET是合适的，当器件更小的时候，可以用多晶硅化物做栅极材料，使得方块电阻降到约I Ω/ 口。然后在光刻区，利用深紫外线光刻技术光刻出多晶硅栅的结构，在多晶硅与光刻胶之间通常有一层抗反射涂层以减少不希望的反射。然后，利用各向异性等离子体刻蚀刻蚀多晶硅，得到具有垂直剖面的栅极。步骤S3:进行LDD注入和源漏注入；所谓LDD注入，即轻掺杂漏注入，是指在形成MOS管的源漏区之前，将MOS管的漏区先做轻掺杂，然后再做源漏区注入。其目的是为了有效的防止短沟道效应，以及减少源漏间沟道的热电子效应。再以栅极为掩模，注入P型离子，具体为砷离子( 30keV， 5X1015CM_2)以形成源区与漏区。这样以栅极为掩模进行源区与漏区的离子注入的方式是自对准的，只有注入尚子的横向偏差部分与栅有重叠(对30keV注入,这个偏差范围在5nm之内)。如果随后的各道工艺都在低位下进行，以尽量减少横向扩散，则栅-漏与栅-源耦合的寄生电容可比栅-沟道电容小得多。步骤S4:源漏离子注入退火；注入后的硅片在快速退火装置中退火。快速退火装置能够迅速达到1000°C左右的高温，并在设定温度保持数秒。这种状态对于阻止结构的扩展以及控制源/漏区杂质的扩散都非常重要。具体的，退火的实施方式为:在氮气或氩气等惰性气体环境中，退火温度为900°C~ 1070°C，退火时间为 5s 60s。步骤S5:表面金属化,形成自对准金属娃化物；彻底清洗硅片，利用溅射工艺在所述硅片上形成镍层，所述镍层覆盖所述源、漏极的表面和栅极；对所述镍层进行退火，经过所述退火，镍层中的镍与硅片衬底中的硅进行反应形成镍硅化物层，并去除镍层中未反应的部分。步骤S6:形成高密度的氮化硅覆盖层；用PECVD(等离子体增强化学气相淀积)工艺先淀积一层致密的氮化硅作为阻挡层，这层氮化硅将硅有源区保护起来，使之与随后的掺杂淀积层隔绝。可采用硅烷和氨气或氮气来反应形成。步骤S7:PSG(磷硅玻璃)沉积形成层间介质层；在整个硅片上淀积掺磷的氧化层(磷硅玻璃)，加热硅片使得磷硅玻璃回流，得到平滑的表面。步骤S8:刻蚀形成通孔；在磷硅玻璃表面形成光刻胶，曝光、显影，以形成接触孔(用于电性连接源漏或栅极)的通孔的形状。再利用等离子体干法刻蚀刻蚀作为层间介质的磷硅玻璃，以形成通孔。步骤S9:进行ESD离子注入；利用已经形成的通孔作为掩模，对整个硅片进行离子注入，注入的离子为BF2，剂量为3X IO13 8X IO13CM'也可以选择注入的离子为B，In等。在这一步骤中，光刻胶还没有去除，在作为接触孔刻蚀的掩模之后，直接作为了ESD离子注入的掩模。这样省去了另外制作ESD离子注入的掩模的工艺步骤，节省了工艺成本，并且方便易行。透过接触孔进行的离子注入，使得形成的ESD离子注入区缩小了，只局限在接触孔下方，提高了尖端放电的电压，由于利用接触孔作为掩模进行ESD注入，从而可以得到更窄的ESD注入窗口，这样可以在使得源漏与衬底间PN结受ESD注入影响的区域变得更窄，这样在漏端加电压时，漏与衬底间的漏电流会在很小的区间和更高的电场发生，产生类似尖端放电的作用，从而得到更低的激发电压，能够更加有效的保护核心器件。另外，还可以通过改变接触孔的大小可以达到调节ESD注入窗口的作用，从而可以得到不同的受ESD注入导致的源漏pn结受压缩区域面积，从而达到调节击穿开启电压的作用。
步骤SlO:接下来包括填充通孔形成接触孔(插塞)，然后进行接触孔退火。ESD离子注入后的硅片在快速退火装置中退火。快速退火装置能够迅速达到1000°C左右的高温，并在设定温度保持数秒。这种状态对于阻止结构的扩展以及控制源/漏区杂质的扩散都非常重要。具体的，退火的实施方式为:在氮气或氩气等惰性气体环境中，退火温度为500°C 600°C，退火时间为5s 30s。接下来包括在整个硅片上形成金属层(例如Al)，并刻出金属引线图形的工艺等步骤，即形成了本发明具有良好ESD保护作用的GGNM0S。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种GGNMOS的制作方法，其特征在于，包括: 提供P型半导体衬底； 在半导体衬底上依次形成栅绝缘层和栅极； 进行源漏注入； 形成层间介质层； 刻蚀形成接触孔的通孔； 利用已经形成的通孔作为掩模进行ESD离子注入。
2.如权利要求1所述的制作方法，其特征在于，所述ESD离子注入中，注入的离子为BF2'B、In中的至少一种，剂量为3X IO13 8X IO13CiT2。
3.如权利要求1所述的制作方法，其特征在于，改变接触孔的大小得到不同的ESD注入区域。
4.如权利要求1所述的制作方法，其特征在于，进行源漏注入形成源漏区后，还包括在源漏区上形成自对准金属硅化物的步骤。
5.如权利要求4所述的制作方法，其特征在于，形成自对准金属硅化物之后、形成层间介质层之前，还包括形成高密度的氮化硅覆盖层的步骤。
6.如权利要求1所述的制作方法，其特征在于，所述形成层间介质层的方式为沉积PSG。
7.如权利要求6所述的制作方法，其特征在于，沉积PSG之后还包括加热使得PSG回流，得到平滑的表面的步骤。
8.如权利要求1所述的制作方法，其特征在于，形成栅绝缘层和栅极之后、源漏注入之前，还进行轻掺杂漏注入。
全文摘要
一种GGNMOS的制作方法，包括提供P型半导体衬底；在半导体衬底上依次形成栅绝缘层和栅极；进行源漏注入；形成层间介质层；刻蚀形成接触孔的通孔；利用已经形成的通孔作为掩模进行ESD离子注入。与制作GGNMOS时在形成接触孔之前做ESD注入相比，在接触孔的通孔形成后做ESD注入，不仅仅减少了原本工艺的步骤，还缩小了漏极中ESD Implant的区域，可以降低漏电，同时可以降低由于横向扩散造成的栅漏寄生电容，改善了GGNMOS的静电保护特性。
文档编号H01L21/336GK103187295SQ20111045938
公开日2013年7月3日 申请日期2011年12月31日 优先权日2011年12月31日
发明者赵猛 申请人:中芯国际集成电路制造(上海)有限公司