专利名称：光学邻近修正方法、连接孔的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及半导体微影技术和光学临近效应修正技术。
背景技术：
在半导体制造过程中，光刻工艺处于中心地位，是集成电路生产中最重要的工艺步骤。随着半导体制造技术的发展，特征尺寸越来越小，对光刻工艺技术中分辨率的要求就越来越高。光刻分辨率是指通过光刻机在硅片表面能曝光的最小特征尺寸(CriticalDimension, CD)，是光刻技术中重要的性能指标之一。曝光机的分辨率会对IC电路的最终大小和密度产生影响。代表最小图形的尺寸分辨率R的极限通过如下公式(I)反映:R = k! λ /NA (I)Ic1是与光刻工艺有关的常数；λ是曝光的光的波长；ΝΑ是曝光系统的数值孔径。在常数Ii1、曝光的波长λ恒定时，数值孔径NA越高，分辨率R值越小，即分辨率越闻。光刻技术中另一重要的性能指标在于该光刻工艺能取得的焦深(D0F，Depth-of-Focus),焦深定义为半导体工艺能容忍的空间图像在光刻胶内的成像点离焦点的距离误差范围，在这个误差范围内依旧能得到可以接受的曝光结果。在图形转移到光刻胶层上的光刻工艺中需要 有一个尽可能大的D0F。在该DOF内能充分确保当光刻工艺中各设备的性能不稳定而发生漂移时，在硅片上形成的图像的关键尺寸都在可接受的范围。焦深由下式⑵表示:DOF = k2 λ / (NA)2 (2)其中，k2是与光刻工艺有关的常数。为了实现微小的最小特征尺寸CD，必须使光掩模版上更加精细的图像聚焦在光刻胶上，并且必须增强光刻分辨率。而目前，对于最先进的光学曝光设备的分辨极限约为0.05微米，这样的分辨率赶不上当前先进的32/28nm甚至更小关键尺寸的工艺。而由⑵式看出，增大数值孔径NA可以提高分辨率R，但同时减小光刻工艺的DOF。随着集成电路设计的高速发展，如何缩小版形光刻以后的变形和偏差，抑制光学邻近效应的负面作用，进而提高芯片生产的成品率，对芯片制造业的发展起着关键的作用。针对这一问题，目前业界普遍采用的一种方法为光学邻近修正，其通过改变原始版形的形状来减小曝光所获得的光刻图形的偏差。现有技术中，光学邻近修正的过程一般包括:对原始版形进行光学模拟，获得模拟图形；通过对比所获得的模拟图形以及原始版形，对其中位置误差不在允许范围内的图案进行标注，并采用一定的校正原则对原始版形中与所述标注位置的图案进行校正，直至获得符合设计要求的模拟图形。由于原始版形的布局风格随设计者而变化，具有多样性，直接对原始版形进行光学近邻校正通常将获得大量待标注和校正的图案，从而使校正过程花费大量的人力和时间。为此，业界也有提出一些对校正原则进行改善的方法，例如:通过事先对线段、线端、拐角等简单图案的组成部分设定校正规则，使校正原则不仅包括一些简单的校正方法，还可以包括这些特殊的校正规则的集合。当原始版图中出现类似图案时，将与图案对应的所述校正规则应用于实际校正过程中，以减少实际校正过程的时间，从而提高校正效率，节约成本。
为了消除光学邻近效应的影响，实际的光掩膜版上的图形与所希望得到的光刻图形并不相同，光掩膜版上的图形经过光学邻近修正(OPC,Optical Proximity Correction)处理。此外随着特征尺寸进入90nm以及更小范围，掩膜版上的图形的线宽甚至只有光波长的1/3，除上述必要的光学邻近修正处理以外，通常还需要在曝光图形的周围辅以设置次分辨率辅助图形(SRAF, Sub-resolution assistant feature)。这些次分辨率辅助图形仅设置于光刻掩膜版上，在实际曝光后其图形并不会转移至半导体器件，仅仅起到增加邻近曝光图形的聚焦深度，提高曝光精确度的作用。发明内容
本发明的目的是提高光刻的工艺窗口。
为了实现上述目的，本发明提出了一种半导体结构制作过程中所应用到的光学邻近修正方法，所述半导体结构包括至少上下两层，其下层内设置有数个通孔，上层内设置有与所述数个通孔相连通的缺口，所述光刻工艺用于定义下层内所述数个通孔，所述光学临近校正方法包括:
将上层的版图与下层的版图作比对，找出与所述缺口的边缘相贴近的通孔边界；
若某通孔的一个边界与所述缺口的边缘相贴近，则将沿该边界的方向将所述下层的ADI值作放大修正；
利用修正后的ADI值进行下层的0PC，以形成下层的掩模板。
可选的，所述被修正边界处ADI的通孔为OPC薄弱图形库中的图形。
可选的，所述薄弱图形库为对所述下层的版图内工艺窗口较小的图形整理分类所建立的。
可选的，所述寻找下层工艺窗口较小的图形的方式为根据对下层的版图进行多次OPC修正和仿真的循环迭代。
可选的，利用坐标比对所述上层的版图与下层的版图。
可选的，所述光学临近校正技术应用在45nm以下工艺。
本发明还提出了一种连接孔的制作方法，包括:
依次形成第一层间介质层、第二层间介质层及硬掩模层；
形成第一光刻胶图案，并将其作为掩膜，蚀刻硬掩模层、第二层间介质层，在硬掩模层、第二层间介质层内形成缺口 ；
去除所述第一光刻胶图案；
在所述缺口的侧壁上形成侧墙，以减小所述缺口的宽度；
形成第二光刻胶图案，并将所述第二光刻胶图案与所述硬掩模层、所述侧墙作为掩膜，蚀刻位于所述缺口内的第一层间介质层，在第一层间介质层内形成多个通孔。
可选的，利用权利要求1至6中任一项所述的光学临近校正方法修正后的掩模板形成所述第二光刻胶图案。
可选的，另包括:
去除所述第二光刻胶图案；
以导电材料填充所述通孔与所述缺口。
可选的，所述导电材料为铝或铜。
可选的，所述第一层间介质层与所述第二层间介质层为不同材质。
可选的，所述第一层间介质层与所述第二层间介质层为相同材质，所述第一层间介质层与所述第二层间介质层之间形成有蚀刻终止层。
可选的，所述第一层间介质层与第二层间介质层均为低K介电材料。
可选的，所述第一层间介质层与第二层间介质层均为氧化硅。
可选的，所述蚀刻终止层的材质包括氮化硅，氮氧化硅、金属氮化物中的至少一种。
可选的，所述硬掩模层的材质为有机抗反射聚合物或不定形碳。
可选的，所述第一层间介质层形成在金属层上方，所述第一层间介质层与所述金属层之间形成有蚀刻终止层。
可选的，所述蚀刻终止层的材质包括氮化硅，氮氧化硅、金属氮化物中的至少一种。
本发明利用大马士革工艺中某些通孔的边界与上一层互连槽边界靠齐的特殊位置关系，在这些通孔与互连槽边界靠齐的边界处进行特殊光学临近修正处理，可以达到增加这些通孔的这些边界处的光刻工艺窗口的效果。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图8为本发明基于的工艺流程的示意图。
图9为本发明基于的工艺流程中ADI和AEI的示意图。
图10至图11为实施例一中V1层和M2层掩模版图的不意图。
具体实施方式
下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式
的限制。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会作放大、缩小或其他改变。
如图1，在Mx层金属层100上形成通孔(via)所在的Vx层间介质层200 (相当于权利要求中的第一层间介质层)，在Vx层间介质层200上形成Mx+1层的金属互连层所在的Mx+1层间介质层300 (相当于权利要求中的第二层间介质层)，再在Mx+1层间介质层300上形成硬掩模层8。其中，Mx层金属层与Vx层间介质层之间，以及Vx层间介质层与Mx+1层间介质层之间均有一薄层蚀刻终止层7。其中Mx层金属层100为Cu、Al等金属材料层。Vx层间介质层200和Mx+1层间介质层300为层间介质材料,层间介质层(ILD)应用于器件中不同的金属层之间，充当两层导电金属或者相邻金属线条之间的隔离膜。通常采用介电常数为3.9到4.0的SiO2材料，也可以是其它低K介电材料。典型的层间介质是一层掺杂的SiO2或磷娃玻璃(PSG)。形成方式可以为常压化学气相沉积(APCVD)或者低压化学气相沉积(LPCVD)。本实施例中，Vx层间介质层200和Mx+1层间介质层300采用在低压650 750°C下，热分解TEOS(正硅酸乙酯)形成，可以加入O2作为辅助。薄层蚀刻终止层7为氮化硅，氮氧化硅或金属氮化物等。形成方式为化学气相沉积，本实施例中为在700 °C 800°C的条件下，用二氯二氢硅(SiCl2H2)和氨气(NH3)LPCVD(低压化学气相沉积)形成。由于氮化硅有高的介电常数，所以其作为ILD绝缘介质层时，必须要比较薄，否则会在互连层之间引入较大的电容。在本实施例中，薄层蚀刻终止层7的作用是作为后续步骤中的蚀刻停止层。硬掩模层8可以为有机抗反射聚合物或不定形碳。如图2，在硬掩模层8上旋涂光刻胶400，光刻形成Mx+1层间介质层中的金属互连槽的掩模图形。如图3，等离子体干法蚀刻，在Mx+1层间介质层300中形成金属互连槽(相当于权利要求中的缺口)。在本步骤中的蚀刻是分两步进行的，第一步以光刻胶400为掩模，对硬掩模层8进行蚀刻，然后以光刻胶400和硬掩模层8为掩模，对Mx+1层间介质层300进行蚀刻。由于硬掩模层8为有机抗反射聚合物或不定形碳，层间介质层300为SiO2，对两者的蚀刻剂是不一样的。可以选择本步骤中的第一步蚀刻中的蚀刻剂对Mx+1层间介质层300和硬掩模层8的蚀刻选择比为10:1 5:1，第二步蚀刻中的蚀刻剂对Mx+1层间介质层300和硬掩模层8的蚀刻选择比为1: 10 1: 5。如图4，去除光刻胶400 ;在硬掩模层8和暴露出来的Mx+1层间介质层300和Vx层间介质层200之间的蚀刻终止层7上沉积侧墙介质层9。侧墙介质层9材料的选择可以选择氧化氮化硅、氮化硅、多晶硅等，需要和硬掩模层8和蚀刻终止层7具有不同的蚀刻选择比。而后，蚀刻去掉硬掩模层8和蚀刻终止层7上的侧墙介质层9，仅保留金属互连槽侧壁(Mx+1层间介质层300侧壁)上的侧墙介质层9，形成结构如图5所示。旋涂光刻胶401，光刻形成Vx层间介质层200中通孔(via)的掩膜图形。其中，在Mx+1层间介质层300中形成的金属互连槽下包括一个或多个通孔，其中也包括有些通孔的其中一个边界和所述金属互连槽的边界靠齐或者靠得很近，也包括有些通孔的边界和所述金属互连槽的边界均离得很远的情况。本实施例中，以所述金属互连槽的边界均有一个通孔的边界与其靠齐或者靠得很近的情况为例来描述本发明的情况。具体结构可参考图6所
/Jn ο
蚀刻Vx层间介质层200形成通孔；其中，金属互连槽的边界(侧壁)由于有侧墙介质层9，而金属互连槽所在的Mx+1层间介质层300上有硬掩模层8，其均与蚀刻终止层7具有不同的蚀刻选择比，在本步骤的蚀刻中，不会被蚀刻剂蚀刻掉，可以作为与金属互连槽的边界处靠齐或者足够近的通孔的掩模。所以前一步骤中的光刻胶401在金属互连槽的边界处的形成的掩模即便没有形成足够小通孔的图形，也能使得最后形成的通孔的尺寸足够小。具体如图7所示。
实际的，本步骤中的蚀刻步骤是分两次进行的，第一次蚀刻是以光刻胶和侧墙介质层9为掩模，蚀刻蚀刻终止层7 ;第二次蚀刻是以光刻胶和侧墙介质层9为掩模，蚀刻Vx层间介质层200，最终形成通孔。
去除光刻胶和侧墙介质层，形成通孔和金属互连槽的结构如图8所示，在后续工艺中，还包括沉积金属层形成金属互连层，然后再形成通孔(via)所在的Vx+1层间介质层和Mx+2层的金属互连层所在的Mx+2层间介质层，再经历上述工艺过程，直至完成整个金属互连层的结构。此为本领域技术人员容易推知的工艺过程，在此不一一累述。
发明人发现利用上述工艺，可以调大Vx+n(x，η均为整数，且大于或等于O)层间介质层光刻的尺寸(ADI)，却依然使得蚀刻之后形成的通孔(与金属互连槽的边界处靠齐或者足够近的通孔)的尺寸(AEI)比较小，具体结构如图9所示。这样就使得光刻的工艺窗口加大，增大了光学系统的工艺宽容度。
具体操作可以通过光学临近修正的方法来实施，其过程如下:
输入客户的Vx层掩模版图的数据，其中包括原本的Vx层的ADI目标；
对Vx层连续做10次左右OPC修正和仿真的循环迭代，找到工艺窗口较小的图形，即为薄弱图形；将这些薄弱图形自身以及周围环境的特点进行整理分类，构成薄弱图形库；
检查这些Vx层的薄弱图形与Μχ+1层版图的连接关系，如果发现某Vx层的薄弱图形的边界和与其连接的金属互连槽的边缘贴合或者极其靠近，则可以在这个边界方向将VxADI增大；
用新的ADI做最终的Vx层的OPC ；
进行掩模版工艺。
现以一个具体的实施例来详细说明本发明如何利用前面所述的工艺进行0PC。
实施例一
在OPC软件中输入客户原本的版图数据，其中包括V1层和M2层各个图形的ADI目标。
光刻工艺的工艺窗口包括焦深DOF和曝光能量范围两个方面，在每个方面都分别有可容忍的误差范围，两个方面的误差范围综合起来考虑即是光刻工艺的工艺窗口。对％层连续做10次左右OPC修正和仿真的循环迭代，找到工艺窗口较小的图形；将这些薄弱图形自身以及周围环境的特点进行整理分类，构成薄弱图形库；
把这些位置与M2层目标层比较，检查其连接关系，如果发现某V1薄弱图形的边界和与其连接的金属互连槽的边缘贴合或者及其靠近，则可以在这个边界方向将V1层的ADI增大；
在一个实施例中，调出V1层和M2层掩模版图的信息，比较两层图形的坐标信息。具体如图10所示，V1层掩模版图和M2层掩模版图在同一个坐标系(i，k，j)中比较，其中，坐标轴j为半导体器件中竖直方向的坐标，M2层掩模板图所代表的M2层层间介质层在V1层掩模板图所代表的V1层层间介质层之上。其中，M2层中有两个金属互连槽的图形，为金属互连槽m21和金属互连槽m22 层上有若干个插塞通孔的图形，为通孔vll、通孔vl2、通孔vl3和通孔vl4。如图11所示，为沿j坐标的负方向的俯视图，为了更清晰的说明本发明的构想,V1层上的通孔vll、通孔vl2、通孔vl3和通孔vl4的图形用阴影填充，实际上，通孔vll、通孔vl2、通孔vl3和通孔vl4的图形内部是空的。图中可以看到，若比较金属互连槽m21、金属互连槽m22和通孔vll、通孔vl2、通孔vl3、通孔vl4的顶点在1、j方向的坐标,可以判断通孔vll金属互连槽m21和通孔vll有一条边界靠近或者靠齐；而金属互连槽m22和通孔vl2、通孔vl3、通孔vl4分别有两条边界靠近或者靠齐，具体可以参考图11中，未标示。其中，判断金属互连槽和通孔是否有边界靠近或者靠齐的方式为根据金属互连槽和通孔的坐标依次比较并计算，若判断它们有边界的距离为O 3nm，则可以判断这两条边界是靠近或者靠齐的。用新的增大过的V1的ADI做最终的OPC ；进行掩模版工艺。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种半导体结构制作过程中所应用到的光学邻近修正方法，所述半导体结构至少包括上下两层，其下层内设置有数个通孔，上层内设置有与所述数个通孔相连通的缺口，所述光刻工艺用于定义下层内所述数个通孔，其特征在于，所述光学临近校正方法包括: 将上层的版图与下层的版图作比对，找出与所述缺口的边缘相贴近的通孔边界； 若某通孔的一个边界与所述缺口的边缘相贴近，则将沿该边界的方向将所述下层的ADI值作放大修正； 利用修正后的ADI值进行下层的OPC，以形成下层的掩模板。
2.如权利要求1所述的光学邻近修正方法，其特征在于，所述被修正边界处ADI的通孔为OPC薄弱图形库中的图形。
3.如权利要求2所述的光学邻近修正方法，其特征在于，所述薄弱图形库为对所述下层的版图内工艺窗口较小的图形整理分类所建立的。
4.如权利要求3所述的光学邻近修正方法，其特征在于，所述寻找下层工艺窗口较小的图形的方式为根据对下层的版图进行多次OPC修正和仿真的循环迭代。
5.如权利要求1所述的光学邻近修正方法，其特征在于，利用坐标比对所述上层的版图与下层的版图。
6.如权利要求1所述的光学邻近修正方法，其特征在于，所述光学临近校正技术应用在45nm以下工艺。
7.一种连接孔的制 作方法，其特征在于，包括: 依次形成第一层间介质层、第二层间介质层及硬掩模层； 形成第一光刻胶图案，并将其作为掩膜，蚀刻硬掩模层、第二层间介质层，在硬掩模层、第二层间介质层内形成缺口； 去除所述第一光刻胶图案； 在所述缺口的侧壁上形成侧墙，以减小所述缺口的宽度； 形成第二光刻胶图案，并将所述第二光刻胶图案与所述硬掩模层、所述侧墙作为掩膜，蚀刻位于所述缺口内的第一层间介质层，在第一层间介质层内形成多个通孔。
8.如权利要求7所述的连接孔的制作方法，其特征在于，利用权利要求1至6中任一项所述的光学临近校正方法修正后的掩模板形成所述第二光刻胶图案。
9.如权利要求7所述的连接孔的制作方法，其特征在于，另包括: 去除所述第二光刻胶图案； 以导电材料填充所述通孔与所述缺口。
10.如权利要求9所述的连接孔的制作方法，其特征在于，所述导电材料为铝或铜。
11.如权利要求7所述的连接孔的制作方法，其特征在于，所述第一层间介质层与所述第二层间介质层为不同材质。
12.如权利要求7所述的连接孔的制作方法，其特征在于，所述第一层间介质层与所述第二层间介质层为相同材质，所述第一层间介质层与所述第二层间介质层之间形成有蚀刻终止层。
13.如权利要求12所述的连接孔的制作方法，其特征在于，所述第一层间介质层与第二层间介质层均为低K介电材料。
14.如权利要求13所述的连接孔的制作方法，其特征在于，所述第一层间介质层与第二层间介质层均为氧化硅。
15.如权利要求12所述的连接孔的制作方法，其特征在于，所述蚀刻终止层的材质包括氮化硅，氮氧化硅、金属氮化物中的至少一种。
16.如权利要求7所述的连接孔的制作方法，其特征在于，所述硬掩模层的材质为有机抗反射聚合物或不定形碳。
17.如权利要求7所述的连接孔的制作方法，其特征在于，所述第一层间介质层形成在金属层上方，所述第一层间介质层与所述金属层之间形成有蚀刻终止层。
18.如权利要求17所述的连接孔的制作方法，其特征在于，所述蚀刻终止层的材质包括氮化硅，氮氧化硅、 金属氮化物中的至少一种。
全文摘要
一种半导体结构制作过程中所应用到的光学邻近修正方法、连接孔的制作方法。光学邻近修正方法包括半导体结构至少包括上下两层，光刻工艺用于定义下层内数个通孔，光学临近校正方法包括将上层的版图与下层的版图作比对，找出与缺口的边缘相贴近的通孔边界；若某通孔的一个边界与缺口的边缘相贴近，则将沿该边界的方向将下层的ADI值作放大修正；利用修正后的ADI值进行下层的OPC，以形成下层的掩模板。本发明利用大马士革工艺中某些通孔的边界与上一层互连槽边界靠齐的特殊位置关系，在这些通孔与互连槽边界靠齐的边界处进行特殊光学临近修正处理，可以达到增加这些通孔的这些边界处的光刻工艺窗口的效果。
文档编号H01L21/60GK103186033SQ20111045973
公开日2013年7月3日 申请日期2011年12月31日 优先权日2011年12月31日
发明者张婉娟, 林益世 申请人:中芯国际集成电路制造(上海)有限公司