专利名称：电力电子器件的压点的金属连线结构的制作方法
技术领域：
本实用新型涉及一种电力电子器件，尤其涉及电力电子器件的压点的金属连线结构。
背景技术：
电力电子器件的工作电流比较大、功率比较大、耐压比较高，电力电子器件的压点的区域往往是整个器件中发热量最大的部位，压点的位置的电流密度也是整个器件中最大的，出现电迁移的概率最高，电迁移是半导体器件制造工艺中最重要的一个失效机制。由于电力电子器件的压点区域的电流密度较大，因此，电力电子器件的压点区域 的金属连线厚度也比较大(通常在2. 5 5微米)。然而，器件的其他区域金属连线厚度通常只需0. 4 I. 5微米，其他区域金属连线的线条宽度也通常只有0. 5 I. 5微米。这样，对电力电子器件的压点区域的金属连线的刻蚀的时候，往往很容易引起其他区域金属线条的侵蚀，特别是对其他区域细线条的侵害特别大、可能引起其他区域细线条的断路。此外，由于电力电子器件的压点区域的金属连线的面积比较大、厚度也较大，因此，电力电子器件的压点区域的金属连线的应力也相对较大，应力问题也是半导体器件失效的重要因素。可见，在半导体器件制造工艺中，对于细线条的厚金属层的反刻工艺是比较难以控制，电力电子器件的压点区域的金属连线结构及其制造工艺是影响该类器件性能的最重要因素，电力电子器件的压点区域的金属连线的问题，就可能造成整个器件金属连线的质量问题，影响器件的稳定性、可靠性、有效性、使用寿命。如何改善金属层工艺的侵蚀现象，如何提高金属层刻蚀工艺质量，如何提高金属连线工艺质量，已成为工程技术人员重要研究课题。
发明内容鉴于现有技术的不足，本实用新型的目的在于提供一种电力电子器件的压点的金属连线结构，该结构有效地消除产品失效机制、提高产品的性能、尤其是提高产品的寿命。为了实现上述目的，本实用新型的技术方案是一种电力电子器件的压点的金属连线结构，包括设有衬底区的电力电子器件，所述衬底区设有体区和压点区，其特征在于所述体区上设有第一介质薄膜层，所述第一介质薄膜层中部设有沟槽和接触孔，所述第一介质薄膜层的沟槽和接触孔的深度穿透第一介质薄膜层至压点区；所述第一介质薄膜层的沟槽和接触孔内由下往上依次设有钛钨过渡层和第一层压点连线金属层；所述第一介质薄膜层上设有第二介质薄膜层，所述第二介质薄膜层中部设有沟槽和接触孔，所述第二介质薄膜层的沟槽和接触孔的深度穿透第二介质薄膜层至第一介质薄膜层；所述第二介质薄膜层的沟槽内设有第二层压点连线金属层；所述第二介质薄膜层上设有表面钝化保护层，所述表面钝化保护层的中部设有压点凹槽，所述压点凹槽的深度穿透表面钝化保护层至第二介质薄膜层。[0008]进一步地，所述第一介质薄膜层为单层介质薄膜层或多层复合介质薄膜层。进一步地，所述第一介质薄膜层为二氧化硅、氮化硅、多晶硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、无掺杂硅玻璃、旋涂硅玻璃或正硅酸四乙脂的介质薄膜层。进一步地，所述钛钨过渡层的厚度为0. 03、. 05微米，优先选用0. 04微米。进一步地，所述第一层压点连线金属层和第二层压点连线金属层均为铝硅铜合金层，其厚度均为I. 5^2. 5微米，优先选用2. 0微米。进一步地，所述第二介质薄膜层的接触孔为多孔状介质结构。进一步地，所述第二介质薄膜层为二氧化硅或氮化硅的介质薄膜层。进一步地，所述表面钝化保护层为氮化硅或磷硅玻璃的保护层。 与现有技术相比较，本实用新型具有以下优点。(I)本实用新型改变了传统的压点金属连线结构将传统的单层厚金属结构，改变为双层薄金属结构、两金属层中间夹着一层薄的多孔状介质层，以便将两个薄金属层连通。这样的改变，会引起三个变化①、可以极大改善压点区域的应力结构、减少压点应力报废、提高成品率；②、可以较好地改善金属层反刻工艺的侵蚀现象，提高刻蚀工艺质量，提高金属连线工艺质量，使得厚金属层的细线条工艺变得更加容易控制；③、整个过程工艺变动较少金属布线掩膜版使用两次，每次淀积金属层厚度变为原来得二分之一；增加一个压点孔状介质层，该层掩膜版图只须将压点版图作轻微变更。(2)本实用新型增加一层很薄的钛钨过渡层，该过渡层有三种作用①、增强内连线金属层与有源区(包括压点区)的附着力、增强欧姆接触的效果、减小欧姆接触的电阻、降低器件的发热量；②、阻挡压点连线金属原子向有源区的扩散，以避免PN结、绝缘层、介质层的漏电、发挥光刻抗反射层作用，极大减弱压点连线金属层的光刻反射强度，以利于压点连线金属层的光刻对准工艺。(3)本实用新型采用特定配比的铝硅铜合金中，取代纯铝或纯铜，有三个好处①、这样配比的铝硅铜合金，比纯铝的抗电迁移能力提高了近两个数量级，大大地降低了器件的失效几率、提高了器件的稳定性、延长了器件的使用寿命、这样配比的铝硅铜合金，比纯铝的功耗要小，减少RC信号延迟，增加器件芯片的速度；③、这样配比的铝硅铜合金，t匕纯铜的硬度要小很多，易于刻蚀，生产工艺简单且易于控制，减少金属连线的侵蚀现象。
图I为本实用新型实施例完成步骤I后的压点区域结构示意图。图2为本实用新型实施例完成步骤2后的压点区域结构示意图。图3为本实用新型实施例完成步骤3后的压点区域结构示意图。图4为本实用新型实施例完成步骤4后的压点区域结构示意图。图5为本实用新型实施例完成步骤5后的压点区域结构示意图。图6为本实用新型实施例完成步骤6后的压点区域结构示意图。图7为本实用新型实施例完成步骤7后的压点区域结构示意图。图8为本实用新型实施例完成步骤8后的压点区域结构示意图。图9为本实用新型实施例完成步骤9后的压点区域结构示意图。图10为本实用新型实施例完成步骤10后的压点区域结构示意图。[0029]图11为本实用新型实施例完成步骤11后的压点区域结构示意图。图12为本实用新型实施例完成步骤12后的压点区域剖视结构示意图。图13为本实用新型实施例完成步骤12后的压点区域俯视结构示意图。图中1_体区，2-压点区，3-第一介质薄膜层，4-钛钨过渡层，5-第一层压点连线金属层，6-第二介质薄膜层，7-第二层压点连线金属层，8-表面钝化保护层，9-压点凹槽。
具体实施方式
以下结合附图和实施例对本实用新型做进一步的阐述。为了方便说明，在以下的实施例中，相同的结构层次以相同的编号表示，所附图样、材料、层厚度、尺寸及其他细节，均是用于举例说明之用，并非对本实用新型加以限制。参考图12 13，一种电力电子器件的压点的金属连线结构，包括设有衬底区的电力 电子器件，所述衬底区设有体区I和压点区2，其特征在于所述体区I上设有第一介质薄膜层3，所述第一介质薄膜层3中部设有沟槽和接触孔，所述第一介质薄膜层3的沟槽和接触孔的深度穿透第一介质薄膜层3至压点区2 ;所述第一介质薄膜层3的沟槽和接触孔内由下往上依次设有钛钨过渡层4和第一层压点连线金属层5 ;所述第一介质薄膜层3上设有第二介质薄膜层6，所述第二介质薄膜层6中部设有沟槽和接触孔，所述第二介质薄膜层6的沟槽和接触孔的深度穿透第二介质薄膜层6至第一介质薄膜层3 ;所述第二介质薄膜层6的沟槽内设有第二层压点连线金属层7 ;所述第二介质薄膜层6上设有表面钝化保护层8，所述表面钝化保护层8的中部设有压点凹槽9，所述压点凹槽9的深度穿透表面钝化保护层8至第二介质薄膜层6。在本实施例中，所述第一介质薄膜层3为单层介质薄膜层或多层复合介质薄膜层，所述第一介质薄膜层3为二氧化娃、氮化娃、多晶娃、硼娃玻璃、磷娃玻璃、硼磷娃玻璃、无掺杂硅玻璃、旋涂硅玻璃或正硅酸四乙脂的一种或多种介质薄膜层。在本实施例中，所述钛钨过渡层4的厚度为O. 03、. 05微米，优先选用O. 04微米。在本实施例中，所述第一层压点连线金属层5和第二层压点连线金属层7均为铝硅铜合金层，其厚度均为I. 5^2. 5微米，优先选用2. O微米。在本实施例中，所述第二介质薄膜层6的接触孔为多孔状介质结构，所述第二介质薄膜层6为二氧化硅或氮化硅的介质薄膜层。在本实施例中，所述表面钝化保护层8为氮化硅或磷硅玻璃的保护层。下面提供一种电力电子器件的压点的金属连线结构的制作方法，包括如下步骤。步骤1，如图I所示，在硅片上完成了电力电子器件的衬底区、有源区(包括体区I和压点区2)等前道工序的制作。步骤2，如图2所示，在硅片上淀积单层介质薄膜层或多层复合介质薄膜层，如二氧化硅、氮化硅、多晶硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、无掺杂硅玻璃)、旋涂硅玻璃或正硅酸四乙脂等第一介质薄膜层3。步骤3，如图3所示，使用光刻和刻蚀的方法，在第一介质薄膜层3中，形成沟槽和接触孔结构，接触孔的深度要穿透第一介质薄膜层3，到达硅片衬底的有源区(包括压点区2)。步骤4，如图4所示，在硅片上淀积一层很薄的钛钨过渡层4，大约O. 04微米左右，该钛钨过渡层4有三种作用(I)、增强内连线金属层与有源区(包括压点区2)的附着力、增强欧姆接触的效果、减小欧姆接触的电阻、降低器件的发热量；(2)、阻挡压点连线金属原子向有源区的扩散，以避免PN结、绝缘层、介质层的漏电；(3)、发挥光刻抗反射层作用，极大减弱压点连线金属层的光刻反射强度，以利于压点连线金属层的光刻对准工艺。步骤5，如图5所示，在硅片上淀积第一层压点连线金属层5——招硅铜合金层，大约I. 5 2. 5微米左右。在铝硅铜合金中，铜的含量O. 5% 4%，硅的含量O. 3% O. 5%。以这样配比的铝硅铜合金取代纯铝或纯铜，有三个好处(1)、这样配比的铝硅铜合金，比纯铝的抗电迁移能力提高了近两个数量级，大大地降低了电力电子器件的失效几率、提高了电力电子器件的稳定性、延长了电力电子器件的使用寿命；(2)、这样配比的铝硅铜合金，比纯铝的功耗要小，减少RC信号延迟，增加半导体器件芯片速度；(3)、这样配比的铝硅铜合金，比纯铜的硬度要小很多，易于刻蚀，生产工艺简单且易于控制，减少金属连线的侵蚀现象。 步骤6，如图6所示，使用金属反刻方法，磨掉硅片表面的铝硅铜合金，留下沟槽和压点接触孔中的铝硅铜合金，构成第一层压点连线金属层5与硅片衬底有源区(压点区域)的互连接触，即完成了第一层压点连线金属层5与硅片衬底有源区(压点区2)的金属连线结构。步骤7，如图7所示，在硅片上淀积第二介质薄膜层6，如二氧化硅(Si02)、或氮化娃(Si3N4)等介质薄膜层。步骤8，如图8所示，使用光刻和刻蚀的方法，在第二介质薄膜层6中，形成沟槽和压点接触孔结构，在压点区域要作成多孔状的介质结构，沟槽和接触孔的深度要穿透第二介质薄膜层6，到达硅片的第一层连线金属层5 ;压点区域的第二介质薄膜层6为介质薄膜孔状结构。步骤9，如图9所示，在硅片上淀积第二层压点连线金属层7—招硅铜合金层，大约I. 5 2. 5微米左右，铝硅铜合金的配比与步骤5相同。步骤10，如图10所示，使用金属反刻方法，磨掉硅片表面的铝硅铜合金，留下沟槽中和压点接触孔的铝硅铜合金，构成第二层压点连线金属层7与第一层压点连线金属层5互连接触，即完成了第二层压点连线金属层7与第一层压点连线金属层5的连线结构。步骤11，如图11所示，在硅片上淀积一表面钝化保护层8，如氮化硅、或磷硅玻璃等保护层。步骤12，如图12 13所示，使用光刻和刻蚀的方法，在表面钝化保护层8中，形成压点凹槽9，最终形成了压点区域金属连线结构；其中，图12为电力电子器件的压点区域纵向剖面结构图，图13为电力电子器件的压点区域俯视结构图。以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
权利要求1.一种电力电子器件的压点的金属连线结构，包括设有体区和压点区的电力电子器件，其特征在于所述体区上设有第一介质薄膜层，所述第一介质薄膜层中部设有沟槽和接触孔，所述第一介质薄膜层的沟槽和接触孔的深度穿透第一介质薄膜层至压点区；所述第一介质薄膜层的沟槽和接触孔内由下往上依次设有钛钨过渡层和第一层压点连线金属层；所述第一介质薄膜层上设有第二介质薄膜层，所述第二介质薄膜层中部设有沟槽和接触孔，所述第二介质薄膜层的沟槽和接触孔的深度穿透第二介质薄膜层至第一介质薄膜层；所述第二介质薄膜层的沟槽内设有第二层压点连线金属层；所述第二介质薄膜层上设有表面钝化保护层，所述表面钝化保护层的中部设有压点凹槽，所述压点凹槽的深度穿透表面钝化保护层至第二介质薄膜层。
2.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述第一介质薄膜层为单层介质薄膜层或多层复合介质薄膜层。
3.根据权利要求I或2所述的电力电子器件的压点的金属连线结构，其特征在于所述第一介质薄膜层为二氧化娃、氮化娃、多晶娃、硼娃玻璃、磷娃玻璃、硼磷娃玻璃、无掺杂硅玻璃、旋涂硅玻璃或正硅酸四乙脂的介质薄膜层。
4.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述钛钨过渡层的厚度为O. 03、. 05微米。
5.根据权利要求4所述的电力电子器件的压点的金属连线结构，其特征在于所述钛钨过渡层的厚度为O. 04微米。
6.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述第一层压点连线金属层和第二层压点连线金属层均为铝硅铜合金层，其厚度均为I. 5^2. 5微米。
7.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述第一层压点连线金属层和第二层压点连线金属层的厚度均为2. O微米。
8.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述第二介质薄膜层的接触孔为多孔状介质结构。
9.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述第二介质薄膜层为二氧化硅或氮化硅的介质薄膜层。
10.根据权利要求I所述的电力电子器件的压点的金属连线结构，其特征在于所述表面钝化保护层为氮化硅或磷硅玻璃的保护层。
专利摘要本实用新型涉及一种电力电子器件的压点的金属连线结构，包括设有体区和压点区的电力电子器件，所述体区上设有第一介质薄膜层，所述第一介质薄膜层中部设有深度穿透第一介质薄膜层至压点区的沟槽和接触孔；所述第一介质薄膜层的沟槽和接触孔内由下往上依次设有钛钨过渡层和第一层压点连线金属层；所述第一介质薄膜层上设有第二介质薄膜层，所述第二介质薄膜层中部设有深度穿透第二介质薄膜层至第一介质薄膜层的沟槽和接触孔；所述第二介质薄膜层的沟槽内设有第二层压点连线金属层；所述第二介质薄膜层上设有表面钝化保护层，所述表面钝化保护层的中部设有深度穿透表面钝化保护层至第二介质薄膜层的压点凹槽。该结构有效地消除产品失效机制、提高产品的性能。
文档编号H01L23/49GK202434502SQ20112057041
公开日2012年9月12日 申请日期2011年12月31日 优先权日2011年12月31日
发明者林善彪, 林立桂, 梅海军, 江桂钦, 熊爱华, 石建武 申请人:福建福顺微电子有限公司