键合的晶片结构的制作方法
【专利摘要】本公开包括键合的晶片结构和形成键合的晶片结构的方法。形成键合的晶片结构的一个示例包括将经由具有与之相关联的预定晶片间隙(216，316)的键合工艺键合在一起的第一晶片(202，302)和第二晶片(204，304)，并在将第一晶片(202，302)与第二晶片(204，304)键合在一起之前，在第一晶片(202，302)上形成台面(215，315，415)，其中基于与键合的晶片结构相关联的目标元件间隙(217，317)确定台面(215，315，415)的高度(220，320，420)。
【专利说明】键合的晶片结构
【技术领域】
[0001]本公开一般地涉及微机电结构(MEMS)。更具体的，本公开涉及键合的晶片MEMS中的间隙控制。
【背景技术】
[0002]微机电结构(MEMS)包括可使用半导体工艺技术制造的传感器和致动器(actuator)。多种MEMS器件(例如，传感器和致动器)包括用于影响和/或探测位置或表面间间隔的变化的静电、磁性和/或其它元件(例如电极)。例如通过将晶片键合在一起，可形成MEMS传感器和致动器。传感器和致动器的特性，例如灵敏度可依赖于相邻的晶片表面上的电极间的距离。
【专利附图】
【附图说明】
[0003]图1示出键合的晶片结构的截面图。
[0004]图2A和2B示出根据本公开的实施例的键合的晶片结构的截面图。
[0005]图3A和3B示出根据本公开的实施例的键合的晶片结构的截面图。
[0006]图4A-4C示出根据本公开的实施例的与形成部分晶片结构相关的处理步骤。
[0007]图5是示出根据本公开的实施例的包括键合的晶片结构的MEMS传感器的示意图。
【具体实施方式】
[0008]本文描述了键合的晶片结构和形成键合的晶片结构的方法。形成键合的晶片结构的一个示例包括经由具有与其相关联的预定的晶片间隙的键合工艺提供将被键合在一起的第一晶片和第二晶片，并且在将第一晶片和第二晶片键合到一起之前，在第一晶片上形成台面(mesa)，其中基于与键合的晶片结构相关联的目标元件间隙确定台面的高度。
[0009]本公开的实施例可提供多种益处，诸如增加与MEMS传感器和/或致动器相关联的致动的灵敏度和/或强度。作为示例，实施例可提供正确地、且精确地设置不同晶片表面上的相互作用的电极元件(例如传感和/或致动元件)间的间隙(例如元件间隙)的能力，该间隙独立于与键合特征相关联的键合的晶片间隙，该键合特征诸如是用于将晶片键合在一起的键合环和支架(standoff)特征。在传感和/或致动元件与键合的晶片结构的其他导电元件之间提供电连续时，实施例还可在没有与之前方法相关联的增加的工艺复杂性的情况下提供元件间隙的正确和精确控制。由于通过调节介电台面层的厚度，独立于键合工艺确定的晶片间隙而设置传感和致动间隙，在无其它设计、处理或结构变化的情况下可灵活并快速地调节传感和致动间隙以匹配不同的器件性能要求。
[0010]如本公开所使用的，术语“晶片”和“衬底”可交替使用并将理解为包括但不局限于绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术，掺杂的和未掺杂的半导体，通过基底半导体基础支撑的硅外延层，以及其他半导体结构。此外，当在如下描述中提及“晶片”或“衬底”时，以前的工艺步骤已经被利用来形成基底半导体结构或基础中的区域或结。而且，如本文使用的“多个”某物可指代一个或多个该物。
[0011]图1示出键合的晶片结构的截面图。图1中所示的键合的晶片结构包括经由具有与其相关联的预定晶片间隙116的键合工艺键合在一起的第一晶片102和第二晶片104。例如，在图1所示的示例中，键合工艺包括键合环108和支架106的使用，其在相应晶片102和104的内表面间产生预定的晶片间隙116。晶片间隙116可以是约2到20微米并且可取决于例如诸如用于形成键合环108和或互连(未示出)的特殊材料(例如焊料)的因素。
[0012]图1所示的示例中，键合的晶片结构是MEMS器件，包括形成在晶片102上形成的介电材料101上的多个传感和/或致动元件112 (例如电极)，以及形成在晶片104上的多个传感和/或致动元件110。也就是，键合的晶片结构是MEMS传感器或致动器，其包括形成在相应晶片102和104上的元件112和110的阵列。除了其他类型的用于影响或探测位置或表面(例如晶片102和104的表面)间的间隔的变化的传感和/或致动元件之外，元件112和110可以是静电或磁性元件。同样地，结构的灵敏度(例如输出强度)取决于传感和/或致动元件112和110之间的元件间隙114。
[0013]在诸如图1所示的键合的晶片结构中，元件间隙114取决于并限于预定的晶片间隙116。例如，在不修改晶片键合工艺(例如通过修改特征106/108和/或用于形成它们的材料)本身的情况下难于修改元件间隙114。同样地，提供多种不同的元件间隙114可能包括必须为元件间隙114的每个不同目标值重设计和重特征化晶片键合工艺，其不灵活、工艺密集且不方便。另一选项是接受由预定晶片间隙116产生的特定的元件间隙114，其可以具有诸如降低可能的元件间隙114的范围和不能获得例如更窄的元件间隙114的缺点。其他方法可包括在介电堆叠上形成传感和/或致动元件112和/或110以修改元件间隙114。然而，介电堆叠具有陡峭的阶梯高度变化，其导致必须通过(一种或多种)介电堆叠材料形成通孔以便在分离的工艺金属层(例如介电堆叠的上表面上的金属层和堆叠的下表面下的金属层)之间提供电接触。同样地，该方法还可增加明显的额外的处理步骤以形成键合的晶片结构并且例如可能不灵活。
[0014]图2A和2B示出根据本公开的实施例的键合的晶片结构的截面图。图2A示出在经由晶片键合工艺键合到一起之前的第一晶片202和第二晶片204，而图2B示出接下来键合到一起的晶片202和204。用于键合晶片202和204的键合工艺具有与其相关联的预定的晶片间隙216。例如，晶片204上的晶片键合特征208-1和晶片202上的晶片键合特征208-2可以是键合环材料和对应的键合焊盘材料，并且晶片键合特征206可以是支架。同样地，如图2B所示，支架206与特征208-1和208-2可形成键合环208，其产生键合的晶片间隙 216。
[0015]在图2B所示的实施例中，键合的晶片结构是MEMS器件，包括在晶片202上形成的多个传感和/或致动元件212 (例如电极)以及在晶片204上形成的多个传感和/或致动元件210。也就是，键合的晶片结构是MEMS传感器或致动器，包括在相应晶片202和204上形成的元件212和210的阵列。例如，图2B中所示的MEMS器件可以是电容传感器，并且可用于感测多种物理量诸如加速度、位置、邻近度、流速和/或压力以及其他物理量。然而，实施例不局限于特定类型的MEMS传感和/或致动器件。
[0016]在一个或多个实施例中，并且如图2A和2B所示，在将晶片键合在一起之前，可在至少一个晶片(例如晶片202和204)上形成一个或多个台面(例如215)。可由介电材料形成(一个或多个)台面且可基于与键合的晶片结构相关联的目标元件间隙(例如217)来确定(一个或多个)台面的高度(例如220)。也就是，可控制台面215的高度220以提供电极212和210之间特定的元件间隙(例如217)。同样地，在多个实施例中，台面220可用于提供不同于键合的晶片间隙216的元件间隙217。在多个实施例中，并且如图2A和2B所示的示例中，台面215具有倾斜的侧壁233。
[0017]如下面进一步的描述，台面215的高度220可以小于约2微米并可控制到精度在小于约100纳米之内；然而，实施例不局限于特定高度220或特定的准度和/或精度水平。台面215可由诸如二氧化硅的介电材料和/或TEOS (正硅酸乙酯)，在多种其它适合的介电材料中形成。
[0018]在图2A和2B所示的实施例中，介电材料203形成在晶片202上且台面215形成在不同的介电材料上。在多个实施例中，并且如下参考图4A-4C进一步描述，介电材料203可用作与台面215的形成相关的蚀刻停止材料。例如，介电材料203可以是碳化硅材料。然而，用作蚀刻停止的特定介电材料203可取决于诸如台面215的介电材料和/或执行的蚀刻的特定类型的因素以及多种其它因素。
[0019]在图2A和2B所示的实施例中，增加台面215的高度220会导致目标元件间隙217的增加。例如，在台面215的上表面上形成支架键合特征206和键合环特征208-2。由于键合特征208和206具有与其相关联的预定晶片间隙216，所以增加台面215的高度220将会导致增加的元件间隙217。同样地，元件间隙217可与晶片间隙216分开设置。在该示例中，元件间隙217大于如果单独通过与预定的键合晶片间隙216相关联的键合工艺所确定的。如下参考图3A和3B进一步描述，本公开的实施例还可提供台面，该平台允许提供比单独通过与键合晶片间隙216相关联的键合工艺提供的更窄的元件间隙。
[0020]图3A和3B示出根据本公开的实施例的键合的晶片结构的截面图。图3A示出在经由晶片键合工艺键合在一起之前的第一晶片302和第二晶片304，并且图3B示出随后键合到一起的晶片302和304。用于键合晶片302和304的键合工艺具有与其相关联的预定的晶片间隙316。作为不例，在晶片304上的晶片键合特征308-1和晶片302上的晶片键合特征308-2可以是键合环材料以及对应的键合焊盘材料，而且晶片键合特征306可以是支架。同样地，支架306和特征308-1和308-2可形成键合环308，其产生键合的晶片间隙316。
[0021]在图3B所示的实施例中，键合的晶片结构是MEMS器件，包括形成在晶片302上的多个电极元件312以及形成在晶片304上的多个电极元件310。
[0022]在图3A和3B所示的实施例中，在将晶片键合在一起之前，在晶片302上形成具有倾斜侧壁333的台面315。可由介电材料形成台面315且可基于与键合的晶片结构相关联的目标元件间隙317确定台面的高度320。例如，可控制台面315的高度320以在电极312和310之间提供特定的元件间隙317。同样地，在多个实施例中，台面320可用作提供不同于键合的晶片间隙316的元件间隙317。
[0023]在图3A和3B所示的实施例中，在晶片302上形成介电材料303。在介电材料303上形成台面315且可由与介电材料303不同的介电材料形成。在多个实施例中，介电材料303可用作与台面315的形成相关联的蚀刻停止材料。
[0024]在图3A和3B所示的实施例中，增加台面315的高度320会导致降低的目标元件间隙317。例如，在该实施例中，在台面315的上表面上形成传感和/或致动元件312。由于键合特征308和306具有与其相关联的预定的晶片间隙316，所以增加台面315的高度320将会导致降低的元件间隙317。同样地，可独立于晶片间隙316设置元件间隙317。在该示例中，元件间隙317比如果单独通过与预定的键合晶片间隙316相关联的键合工艺所确定的更窄(例如小于)。在多个实施例中，除了其他好处之外，使元件间隙317变窄可提供诸如增加与键合的晶片结构相关联的灵敏度的好处。如图关于4A-4C进一步描述的，与现有方法相比，台面315的形成可提供目标元件间隙317的更精确控制。
[0025]在多个实施例中，在不是必须形成穿过层间介电层的通孔的情况下，(一个或多个)台面(例如315)的倾斜侧壁(例如333)可在其间具有一个或多个介电层的金属层之间提供电连续。除了其他缺点外，在层间介电层中形成通孔可增加与在不同层级的导电元件间提供电连续相关联的工艺复杂生。在图3A和3B所示的实施例中，在台面315的倾斜侧壁333上形成导电材料323。导电材料323在形成于台面315的上表面的电极312的阵列和位于台面315的底表面下方的导电元件325之间提供导电连接。导电元件可以是引线键合焊盘或与键合的晶片结构相关联的其他导电元件。如所示出的，在不使用穿过台面315的介电材料而形成的通孔的情况下，台面315的倾斜侧壁333在电极312和元件325之间提供电连续。在实例中，其中台面315不具有倾斜的侧壁333而形成导电材料323可导致导电材料323的不连续，这是由于例如难于在垂直侧壁上形成导电材料。
[0026]虽然未示出，但在一个或多个实施例中，台面(例如215/315)可形成在第一晶片(例如202/302)和第二晶片(例如204/304) 二者的表面上。而且，根据本公开的实施例的键合的晶片结构的一个或两个晶片可包括一个或多个晶片键合特征，诸如形成在第一台面上的支架(例如206/306)以及形成在第二台面上的多个传感和/或致动元件。例如，图2A和2B中所示的键合的晶片结构的台面特征215可与图3A和3B所示的键合的晶片结构的台面特征315组合。此外，可形成多个台面以使一个或两个晶片处于不同高度，其可用于例如提供不同类型传感和/或致动元件之间的多个不同的目标元件间隙。
[0027]图4A-4C示出根据本公开的实施例的与形成部分晶片结构相关联的处理步骤。作为实例，图4A-4C中所示的晶片结构可以是诸如图2A，2B，3A和3B中所示的那些晶片结构。例如，图4A-4C中所示的工艺可用于形成一个或多个本文所述的台面。
[0028]图4A-4C中所示的结构包括基底晶片402，其可包括硅衬底或其它掺杂或未掺杂基底半导体衬底。在晶片402上形成第一介电材料403。在多个实施例中，第一介电材料403用作与形成台面(例如415)相关联的蚀刻停止材料。尽管未示出，可在衬底402和介电403之间形成多个介电、导电和/或半导体材料。第一介电材料403可以是诸如碳化硅(SiCx)材料的介电材料并且可具有约100纳米的厚度；然而，实施例不局限于特定的材料403或特定的厚度。
[0029]在第一介电材料403上形成第二介电材料419。由于第一介电材料403是蚀刻停止，第二介电材料419是与材料403不同的介电材料。除了多种其他适合的介电材料外，第二介电材料419可以是诸如TEOS (正硅酸乙酯)的氧化硅材料或二氧化硅。除了多种其他半导体工艺技术外，可经由化学汽相沉积(CVD)、物理汽相沉积(PVD)或原子层沉积(ALD)形成第二介电材料。第二介电材料419的厚度420与台面415的高度420相同，其基于与根据本文描述的实施例的键合的晶片结构相关联的目标元件间隙(例如217/317)确定。在多个实施例中，形成小于约2微米的厚度420的介电材料419。在一个或多个实施例中，厚度420可以介于约0.5微米和1.5微米之间。然而，在一些实施例中，第二介电材料419的厚度420可大于2微米。
[0030]如图4A所示，在第二介电材料419上形成光阻材料(photoresist) 421。尽管未示出，可在光阻421上形成掩模。然后曝光该光阻421 (例如经由适当的光源)并移除其不需要的部分。图4B示出位于第二介电材料419上的剩余的光阻材料421 (例如在部分介电材料419上方，其将成为台面415)。同样地，剩下的材料421用作与形成台面415相关联的掩模。
[0031]为了形成图4C中所示的台面415，在图4B中所示的结构上执行蚀刻工艺。在多个实施例中，蚀刻可以是诸如缓冲氧化蚀刻(BOE)的湿法蚀刻以用于去除部分第二介电材料419而不是台面415的材料。湿法蚀刻底切图4B所示的掩模阻挡421而形成台面415的倾斜侧壁433。如上所述，在不形成穿过台面415的通孔的情况下，台面415的倾斜侧壁433可用于在台面415的表面上的元件和位于台面415下的导电元件之间提供导电过渡。由于第一介电材料403上的蚀刻停止，获得台面415的精确高度420 (例如，通过与形成第二介电材料419相关联的精确水平确定台面高度420的精确性)。与例如经由图4A-4C所示的方法形成的台面415有关的精确性可高于通过基于时控蚀刻的方法形成的台面415的高度420的精确性。
[0032]图5是示出MEMS传感器500的示意图，包括根据本公开的实施例的键合的晶片结构。例如，图5所示的MEMS传感器可以是电容传感器500，其用于探测除了多种其他物理量外，包括位置、邻近度、加速度、流速和/或压力的多种物理量。在该示例中，传感器500包括三个物理结构(例如晶片)。该结构包括电子晶片530，检测质量晶片540以及盖晶片550。
[0033]电子晶片530可包括CMOS电子器件并且可电耦合到检测质量晶片540和/或盖晶片550中的多种电子部件。电子晶片530还可提供用于耦合到传感器500外部的电子部件的输入/输出端口(未不出)。
[0034]尽管图5中未示出，但检测质量晶片540可包括支撑结构以及机械耦合到检测质量545的多个悬挂元件。同样地，检测质量545可悬挂在电子晶片530的上面并且可相对电子晶片530横向移动。
[0035]在检测质量545上形成第一电极阵列511。第一电极阵列511可包括多个传感和/或致动元件，例如，诸如图2A和2B所示的元件212或诸如图3A和3B所示的元件312的元件。在电子晶片530上形成第二电极阵列513。例如，第二电极阵列可包括多个传感和/或致动元件，诸如图2A和2B所示的元件210或诸如图3A和3B所示的元件310的元件。如图5所示，配置传感器500使得第一和第二电极阵列511和513彼此面对并通过特定的元件间隙分开，诸如图2B中所示的元件间隙217或图3B中所示的元件间隙317。
[0036]在操作中，可将传感器500附着到多种结构上，诸如汽车、移动设备、计算机或可能经历了需量化的改变(例如加速变化)的其它结构。例如电极阵列511和513相对于彼此的运动导致阵列之间的交叉电容的变化。这些电容的变化可由例如晶片530内和/或传感器500外部的电子器件感测。这样的电路可提供与由传感器500经历的加速度变化成比例的输出信号。[0037]在一些实施例中，可采用闭合的环路电路来保持加速期间预定位置处的检测质量545。这样的电路可应用致动信号，以基于来自阵列511和513的位置反馈使得检测质量545被保持在预定位置处。
[0038]传感器500可包括根据本文描述的实施例形成的键合的晶片结构。同样地，与之前的MEMS传感器相比，可以更容易地修改和/或更准确地确定与电极阵列511和电极阵列513相关联的元件间隙。本公开的实施例可提供多种益处，除了其他益处外，还有诸如增加与MEMS传感器和/或致动器相关联的致动的灵敏度和/或强度。
[0039]尽管在本文中已示出并描述了特定的实施例，但是本领域技术人员将会意识到，为获得相同结果而计算的布置可替换所示的特定实施例。该公开意图覆盖本公开的一个或多个实施例的适应性或变化。应该理解上述描述已经是以示例的形式而不是限制性的形式进行。
[0040]通过回顾上面的描述，上述实施例的组合以及未在本文中具体描述的其他实施例对于本领域技术人员来说将是显而易见的。本公开的一个或多个实施例的范围包括使用上述结构和方法的其他应用。因此，本公开的一个或多个实施例的范围应该参考所附权利要求以及这样的权利要求授予的等效的整个范围而确定。
[0041]在前述的【具体实施方式】中，在单个实施例中将一些特征集合在一起是出于简化本公开的目的。公开的方法不解释为反映本公开的公开的实施例必须使用比每个权利要求中的清楚列举的特征更多的特征的目的。相反，如下面的权利要求所反映的，发明主题在于少于单个公开的实施例的所有特征。因而，下面的权利要求据此并入到【具体实施方式】中，每个权利要求表示自己作为独立的实施例。
【权利要求】
1.一种形成键合的晶片结构的方法，该方法包括: 经由具有与其相关联的预定的晶片间隙的键合工艺提供将被键合到一起的第一晶片和第二晶片；以及 在将第一晶片和第二晶片键合到一起之前，在第一晶片上形成台面，其中基于与键合的晶片结构相关联的目标元件间隙确定介电台面的高度。
2.根据权利要求1的方法，包括在台面上形成多个电极元件。
3.根据权利要求1的方法，包括在不使用穿过台面形成的通孔的情况下，在多个电极元件的至少一个和位于台面底表面下的导电元件之间形成导电连接。
4.根据权利要求1的方法，包括与键合工艺相关联的多个支架元件，并且其中该方法包括在台面上形成多个支架元件中的至少一个。
5.根据权利要求1的方法，包括在台面上形成电极阵列。
6.根据权利要求1的方法，其中台面高度的增加增加了目标元件间隙。
7.根据权利要求1的方法，其中台面高度的增加降低了目标元件间隙。
8.根据权利要求1的方法，其中形成台面包括: 在第一晶片表面上形成蚀刻 停止材料； 在蚀刻停止材料上形成介电材料，介电材料的厚度与介电台面的高度相对应； 执行掩模和湿法蚀刻工艺以去除部分介电材料而不是台面的介电材料；以及 其中台面包括倾斜的侧壁。
9.一种键合的晶片结构，包括: 第一晶片结构，包括形成在其上的多个电极元件； 第二晶片结构，包括形成在其上的多个电极元件且朝向形成在第一晶片结构上的多个电极元件； 多个键合特征，形成在第一晶片结构和第二晶片结构的至少一个上并且提供与键合的晶片结构相关联的预定的晶片间隙；以及 台面，形成在第一和第二晶片结构的至少一个上，台面的高度提供介于形成在第一晶片结构上的多个电极元件和形成在第二晶片结构上的多个电极元件之间的元件间隙，其中元件间隙不同于预定的晶片间隙。
10.根据权利要求9的键合的晶片结构，其中多个键合特征的至少一个形成在台面上以使元件间隙大于预定的晶片间隙。
11.根据权利要求9的键合的晶片结构，其中多个键合特征包括多个键合环和多个支架。
12.根据权利要求9的键合的晶片结构，其中多个电极元件的至少一个形成在台面上以使特定的元件间隙小于预定的晶片间隙。
13.根据权利要求9的键合的晶片结构，其中第一和第二晶片结构的至少一个包括: 第一介电材料，多个键合特征的至少一个和台面形成其上； 其中台面包括不同于第一介电材料的第二介电材料；以及 其中第一介电材料是与形成台面相关联的蚀刻停止材料。
14.根据权利要求9的键合的晶片结构，其中台面的高度小于两微米。
15.—种键合的晶片结构,包括:第一晶片结构，包括形成在第一介电材料上的转子电极阵列； 第二晶片结构，其朝向第一晶片结构并包括形成在第二介电材料上的定子电极阵列；多个键合特征，形成在第二介电材料上并提供与键合的晶片结构相关联的预定的晶片间隙； 台面，由第三介电材料形成，形成在第二介电材料上，并包括: 至少一个倾斜侧壁；以及 基于转子电极阵列和定子电极阵列之间的目标元件间隙的高度，其中目标元件间隙不同于预定的晶片间隙；且 其中转子电极阵列可相对于定子电极阵列移动。
【文档编号】H01L27/00GK103503137SQ201180069982
【公开日】2014年1月8日 申请日期:2011年5月9日 优先权日:2011年5月9日
【发明者】R·L·阿利, D·J·米利根 申请人:惠普发展公司，有限责任合伙企业