半导体发光元件的制作方法

文档序号:7071430阅读:150来源:国知局
专利名称:半导体发光元件的制作方法
技术领域
本发明的实施方式涉及半导体发光元件。
背景技术
在照明装置、显示装置、信号机等中使用的发光元件,被要求高的光输出和长寿命。半导体发光元件与已有的球形灯光源相比较是长寿命的,适用于这些用途。若在半导体发光元件的发光面侧的半导体层的表面设有微细的凹凸,则可以提高从半导体向外部的光取出効率,并提高光输出。但是,有时设置在半导体表面的凹凸使半导体发光元件和密封半导体发光元件的树脂之间的粘接力下降。在树脂密封的半导体发光元件中,由于发光元件的发热,产生由半导体和树脂之间的线膨胀系数的不同引起的应力。该应力朝着将树脂从半导体剥离的方向而动。因此,在粘接力下降的半导体元件和树脂之间产生间隙,使光输出下降。于是需要能够提高半导体表面和树脂之间的粘接力而抑制剥离、提高可靠性的半导体发光元件。

发明内容
本发明的实施方式可以提供可靠性高的半导体发光元件。根据实施方式,半导体发光元件具备:第I半导体层,能放射光;第2半导体层,具有与上述第I半导体层相向的第I主面和与上述第I主面相反一侧的第2主面,在上述第2主面上具有设有多个凸起的第I区域和不设上述凸起的第2区域。具备设在上述凸起的至少前端的电介质膜和设置在上述第2区域之上的电极。根据本发明的实施方式,可以提供可靠性高的半导体发光元件。


图1是示出第I的实施方式涉及的半导体发光元件的示意剖面图。图2A 图2E是示意性示出设置在半导体层的表面的凸起的部分剖面图。图3A 图3C是示出第I的实施方式涉及的半导体发光元件的制造过程的示意剖面图。图4A是示意性示出半导体层表面的凸起(convex)的形状的立体图,图4B是形成了凸起的半导体层的部分剖面图。图5A 图是设置在半导体层表面的凸起的SEM像(Scanning ElectronMicroscope image)。图6A 图6C是示出形成了厚度不同的电介质膜的凸起的剖面的SEM像。
图7A是示出第I的实施方式涉及的半导体发光元件的被树脂密封的剖面的SEM像,图7B 图7D是示出高温加湿试验(Temperature & Humid Operation)后的部分剖面的SEM像。图8A及图SB是示出第I的实施方式涉及的半导体发光元件的高温加湿试验结果的图表,图8A示出驱动电流2.5mA的光束的变化率,图8B示出驱动电流50mA的光束的变化率。图9A 图9C是示出对比例涉及的半导体发光元件的高温加湿试验后的部分剖面的SEM像。图1OA及图1OB是示出,对比例涉及的半导体发光元件的高温加湿试验结果的图表,图1OA示出驱动电流2.5mA的光束的变化率,图1OB示出驱动电流50mA的光束的变化 率。图11是示出第2的实施方式涉及的半导体元件的芯片面的示意图。图12A 图12C是例示第2的实施方式涉及的半导体发光元件的构造的示意部分剖面图。图13A及图13B是例示第2的实施方式涉及的其他半导体发光元件的构造的示意部分剖面图。图14是示出第3的实施方式涉及的半导体发光元件的示意剖面图。图号说明10…第I半导体层, 13、14、15…凸起,15a、15b…凸起的侧面,17、17a 17k...电介质膜,20…第2半导体层, 21…η型包覆层,21a…第I主面,22…η型电流扩散层,22a…第2主面,22b…第I区域,22c…第2区域,22d…电极周边的部分, 25…GaAs基板,25a…生长面,29…η型接触层,30…第3半导体层,31…P型包覆层,33…P型中间层,34…P型组成倾斜层,35...P型GaP层,36…P型接触层,40…支持体,41…金属接合层,45…P型娃基板,45a…主面,45b…主面,46…背面电极,50…反射层,51…电流阻塞层,58、65…空隙,60…电极,61…引线框,63…树脂,71…细线电极,α、β…底角,100、200、210 240、300…半导体发光元件
具体实施例方式以下,参照

本发明的实施方式。对附图中的同一部分附加同一图号,其详细说明适当省略,说明不同的部分。[第I实施方式]图1是示出第I的实施方式涉及的半导体发光元件100的示意剖面图。半导体发光元件100例如是放射可见光的发光二极管(Light emitting Diode:LED)。半导体发光元件100具备第I半导体层10、第2半导体层20和第3半导体层30。第I半导体层10、第2半导体层20及第3半导体层30分别包括例如由Inx(AlyGa1^y) ^xP(O彡x彡1,0彡y彡I)的组成式表示的化合物。第I半导体层10包括由Inx(AlyGa1UO) ^ x ^ 1,0 ^ y ^ I)构成的多重量子阱(Mult1-Quantum Well)。第I半导体层10通过使从第2半导体层注入的电子和从第3半导体层注入的空穴复合而放射光。第2半导体层20包括η型包覆层21和η型电流扩散层22。η型包覆层21设在第I半导体层10和η型电流扩散层22之间。例如,η型包覆层21由厚度0.6μπι的Ina5Ala5P构成,η型电流扩散层22由厚度3.5 μ m、载流子浓度1.6 X IO18CnT3的Ina 5 (Al0.7Ga0.3) 0.5P构成。第2半导体层20具有第I主面和与第I主面相反一侧的第2主面。第I主面是与第I半导体层10相向的η型包覆层21的主面21a。第2主面是η型电流扩散层22的主面22a。第2半导体层20在主面22a上,具有设有多个凸起的第I区域22b和没有凸起的第2区域22c。再者,第2半导体层20在第I区域22b,包括至少设在凸起的前端的电介质膜。再者,电极60设在第2区域22c之上。在电极60和η型电流扩散层22之间,设有η型接触层29。η型接触 层29的载流子浓度比η型电流扩散层22的载流子浓度还高,电极60的接触电阻降低。第3半导体层30的导电型与第2半导体层20的导电型不同,隔着第I半导体层10而与第2半导体层20对置。第3半导体层30从第I半导体层10侧开始具有P型包覆层 31、ρ 型中间层 33、ρ 型组成倾斜层(compositional graded layer) 34、p 型 GaP 层 35 和P型接触层36。例如,P型包覆层31由厚度0.6 μ m的Ina5Ala5P构成,P型中间层33由厚度0.05 μ m的In0.5(Ala7Ga0.3)0.5P构成。P型组成倾斜层34包括厚度0.03 μ m的Inx (AlyGa1^y) ^xP,其组成从 In。.5 (Al0.7Ga0.3) 0.5P 向 GaP 徐徐变化。即,组成 X 从 0.5 向 O (零)变化,组成Y从0.7向O (零)变化而形成。P型GaP层35具有0.3 μ m的厚度,P型接触层36的载流子浓度比P型GaP层35的载流子浓度还高,由厚度0.1 μ π!的GaP构成。以下,将包括第I半导体层10、第2半导体层20及第3半导体层30的叠层体称作发光体70。半导体发光元件100还具备支持发光体70的支持体40和反射层50。支持体40设在发光体70的与电极60相反一侧。反射层50设在发光体70和支持体40之间,使第I半导体层10放射的光朝向第2半导体层20的方向反射。反射层50是例如将IT0(IndiumTin Oxide) 53和金(Au) 55叠层的构造(stacked layer)。而且,也可以使用Ag来代替Au。IT053相对于从第I半导体层10放射的光是透明的,在IT053之中传播的光被Au55或者Ag的表面反射。
再者,在第3半导体层30和反射层50之间设有电流阻塞层51。在与主面22a垂直的平面视中,电流阻塞层51设置成将与电极60重叠的部分绝缘。IT053在不设置电流阻塞层51的部分,与P型接触层36相接,将反射层50和第3半导体层30电连接。电流阻塞层51例如由二氧化硅(SiO2)构成,使从反射层50流向电极60的电流的一部分狭窄。由此,抑制流向电极60的正下方的第I半导体层10的部分的电流,减少被电极60遮蔽而不能取出到外部的发光。支持体40例如具有P型硅基板45、设在其一方的主面45a侧的金属接合层41和设在另一主面45b侧的背面电极46。金属接合层41具有从P型硅基板45侧叠层了钛(Ti) 44、白金(Pt)43和Au42的构造。而且,金属接合层41也可以是Ti/Pt/Ti/Au的组合。另一方面,背面电极46也具有从P型硅基板45侧叠层了钛(Ti) 47、白金(Pt) 48和Au49的构造。在半导体发光元件100的制造过程中,使反射层50的表面和金属接合层41的表面接触,将发光体70和P型硅基板45接合。例如,对反射层50的Au55和金属接合层41的Au42进行热压接,形成支持体40支持发光体70的构造。而且,金属接合层41也可以是AuIn的液相扩散接合。如图1所示,在电流阻塞层51的端部,反射层50具有阶差,在接合后的反射层50和金属接合层41之间形成空隙58。通过将反射层50设置为比金属接合层41还厚,可以没有空隙58的影响,确保支持体40和发光体70之间的电接合。例如,相对于电流阻塞层51的厚度0.05 μ m,使IT053的厚度为0.06 μ m,进一步叠层Au55。本实施方式涉及的半导体发光元件100通过设在支持体40侧的反射层50,使第I半导体层放射的光朝向发光面(第I区域22b)的方向传播,放出到外部。再者,通过将多个凸起设在发光面22b上,使光取出効率提高,使光输出提高。图2A 图2E是示意性地示出设在η型电流扩散层22的表面的凸起的部分剖面图。也可以在第I区域22b中,例如设置如图2A所示的左右对称的形状的凸起13,也可以设置如图2B及图2C所示的非对称的倾斜的形状的凸起14。还可以如图2D及图2E所示,是进一步倾斜的形状的凸起15。如图2A、图2B及图2D所示,电介质膜17a、17b及17d也可以形成在凸起13、14及15的前端。如图2C及图2E所示,电介质膜17c及17e也可以形成为覆盖凸起14及15的至少一侧的侧面。在上述的例子中,电介质膜17a 17e虽然设置于凸起13 15的表面的一部分,但也可以设置于凸起13 15的表面全体。电介质膜17a 17e例如包括二氧化硅(SiO2)、氮化硅(SiN)及氮氧化硅(SiON)的某一个。电介质膜17a 17e也可以是包括从SiO2膜、SiN膜及SiON膜中选择出的至少2个的叠层膜。这些电介质可以使用例如CVD(Chemical Vapor Deposition)法、派射法来形成。接着,参照图3 图5说明凸起15。图3A 图3C是示意性地示出半导体发光元件100的制造过程的一部分的剖面图。图4A是示意性地示出凸起15的形状的部分剖面图,图4B是形成了凸起15的η型电流扩散层22的部分剖面图。图5Α 图是凸起15的SEM像。如图3A所示,例如,在GaAs基板25之上,顺序外延生长第2半导体层20、第I半导体层10、第3半导体层及η型接触层29。各层使用例如MOCVD (Metal-Organic ChemicalVapor Deposition)法来生长。GaAs基板25的生长面25a相对于(100)面在10度以上、20度以下的范围内倾斜。即,生长面25a相对于(100)面具有10度以上、20度以下的斜角(off angle)。并且,本说明书中言及的面方位包括等价的面。例如,(100)面包括用(100)、(010)、(001)、(-100)、(0-10)、(00-1)表示的面。再者,生长面25a优选朝向(111)面的方向倾斜。半导体材料是I I 1-V族化合物的情况,也可以朝向III族面即(Ill)A面、及V族面即(Ill)B面的某一面的方向倾斜。接着,如图3B所示,使反射层50和金属接合层41接触,使GaAs基板25和p型硅基板45接合。接着,如图3C所示,在P型硅基板45之上,残留发光体70及η型接触层29,除去GaAs基板25。接着,通过选择性地除去η型接触层29、并蚀刻第2半导体层20的表面(第2主面),形成第I区域22b。如上所述,第2半导体层20的第2主面是η型电流扩散层22的主面22a。主面22a的结晶生长面相对于(100)面在10度以上、20度以下的范围倾斜。在此,所谓“结晶生长面”,例如是指η型电流扩散层22的宏表面,使结晶生长而产生的微构造(平台等)平整,平坦化的表面而言。使用蚀刻速度依存于面方位的各向异性蚀刻法,蚀刻主面22a,由此可以形成倾斜的凸起15。由Ina5(Ala7Gaa3)a5P构成的η型电流扩散层22的情况,例如,利用使用了包括盐酸、醋酸及氢弗酸的水溶液进行的湿法蚀刻,形成凸起15。图4Α是示出形成在η型电流扩散层22的凸起15的立体图。图4Β是沿着图4Α所示的K-K线的示意剖面图。设在η型电流扩散层22的凸起15,沿着K-K线突出,具有侧面15a和侧面15b。如图4B所示,侧面15a相对于与生长面25a平行的面具有角度α地倾斜。另一方面,侧面15b相对于与生长面25a平行的面具有角度β地倾斜。在此,将角度α和角度β定义为“底角”。凸起15的形状可以使用底角α及β来确定。图2Α 图2C所示的凸起13及14中,底角α及底角β为90度以下。另一方面,图2D及图2Ε所示的凸起15中,底角β为90度以上。图5Α是沿着图4Α所示的K-K线的剖面(方向DC)的SEM像。图5Β是从正上方(方向DU)来的SEM像。图5C是从正面侧(方向DC)的倾斜40度上方(方向DF4tl)来的SEM像。图是从侧面侧的倾斜40度上方(方向DS4tl)来的SEM像。在图5A 图中,结晶生长面25a从(-100)面朝向
方向倾斜15度。图5A是从图4A所示的方向DC看到的凸起15的剖面,对应于图4B所示的剖面。从方向DC看到的剖面是(011)面。图5B示出从发光面22b的正上方(方向DU)看到的凸起15的形状。图5C示出从正面侧的倾斜40度上方(方向DF40)看到的凸起15的形状。图示出从成为侧面侧的倾斜40度上方的方向(DS40)看到的凸起的形状。
如上所述,凸起15包括与主面22a垂直的剖面处的底角为90度以上的部分。这样,从设有底角为90度以上的凸起15的发光面22b取出光的光取出効率,比设有底角为90度以下的凸起13及14(参照图2)的发光面22b的取出効率还高。设有凸起15的发光面22b的光取出効率,是没有凸起的发光面的光取出効率的
1.45倍以上。再者,设有底角β为90度以上、及底角α大于等于35度、小于等于45度的凸起15的发光面22b,与没有凸起的发光面相比较,光取出効率提高到1.5倍。图6A 图6C是示出形成了厚度不同的电介质膜的凸起15的剖面的示意图及SEM像。各剖面图示意性地示出对厚度不同的电介质膜的凸起15进行覆盖的状态。图6A是厚度50nm的电介质膜17d所覆盖的凸起15剖面。这种情况,电介质膜17d仅覆盖凸起15的前端。随着电介质膜变厚,覆盖凸起15的侧面15a、15b的扩大。图6B是厚度IOOnm的电介质膜17e所覆盖的凸起15的剖面。电介质膜形成为覆盖底角小于90度的侧面15a的全体。另一方面,在底角大于90度的侧面15b,仅表面的一部分被电介质膜17e覆盖。图6C是厚度400nm的电介质膜17f所覆盖的凸起15的剖面。电介质膜17f覆盖侧面15a及15b的全体。为了提高半导体发光元件100和密封半导体发光元件100的树脂之间的粘接力、抑制剥离,例如,也可以如图6A所示,电介质膜至少覆盖凸起15的前端。更优选如图6B所示,形成为电介质膜17e覆盖底角90度以下的侧面的全体。再者,如图6C所示,也可以形成对凸起15的侧面的全体进行覆盖的电介质膜。另一方面,若电介质膜过厚,则在η型电流扩散层22和电介质膜之间,因电介质膜的应力而容易产生剥离。于是,优选电介质膜的厚度为500nm以下。即,覆盖凸起15的电介质膜的理想厚度是50 500nm。其中,“电介质膜的厚度”是与凸起15的侧面垂直的方向上的电介质膜的最大厚。接着,参照图7 图10,来说明使用了半导体发光元件100的发光装置的高温加湿试验的结果。发光装置(未图示)包括接合在引线框61上的半导体发光元件100。半导体发光元件100通过树脂63而与外界遮蔽。图7A是示出半导体发光元件100的被树脂密封的剖面的SEM像。树脂63是环氧树脂树脂。环氧树脂树脂的折射率是1.55 1.61,凸起15 (η型电流扩散层22)的折射率N1O 3.0)和电介质膜的折射率N2(SiO2:1.42)之间,满足下式。N1 > N2,而且,N2 < N3...(I)其中,N3是树脂的折射率。由此,可以抑制树脂密封引起的光取出効率的下降。例如,树脂密封后的光输出的下降被抑制在2 3%。再者,作为树脂63例如可以使用硅树脂。硅树脂的折射率是1.43。若电介质膜使用折射率1.80的SiN膜,则满足下式。N1 > N2 > Nf (2)由此,可以进一步抑制树脂密封后的光输出的下降。图7B 7D是示出高温加湿试验后的部分剖面的SEM像。图7B是图7A中所示的部分A的SEM像。图7C是部分B的SEM像,图7D是部分C的SEM像。在高温加湿试验中,在温度85°C、湿度85%的环境条件、驱动电流85mA的条件下,使半导体发光元件100连续动作。图7B 图7D示出经过了 1500小时后的剖面。在任一SEM像中,η型电流扩散层22和树脂63都紧密接合。图8是示出高温加湿试验中的半导体发光元件100的光输出的变化的图表。纵轴表示半导体发光元件100放出的光束的变化率,横轴表示老化时间。图8Α示出驱动电流2.5mA下的光束变化率,图8B示出驱动电流50mA下的光束变化率。光束的变化都在±10%以下,半导体发光元件100稳定地动作。与之相对,图9及图10示出使用了对比例涉及的半导体发光元件的情况的高温加湿试验的结果。在对比例涉及的半导体发光元件中,不设覆盖凸起的电介质膜。图9A 图9C分别是与图7A所示的A C相对应的部分的SEM像。在各SEM像中,可以确认树脂63从η型电流扩散层22剥离、且形成了空隙65。图10是示出高温加湿试验结果的图表。图1OA示出驱动电流2.5mA下的光束的变化率,图1OB示出驱动电流50mA下的光束的变化率。而且,在从500小时到1500小时之间,光输出大幅下降。再者,驱动电流2.5mA下的光束的变化和驱动电流50mA下的光束的变化相同。这表示光束的下降不是半导体发光元件的劣化,而是树脂剥离引起的劣化。这样,在本实施方式中,在于半导体发光兀件的发光面形成的凸起的表面设有电介质膜。由此,可以提高半导体发光元件和密封半导体发光元件的树脂之间的粘接力,可以提高半导体发光元件的可靠性。[第2实施方式]图11是示出第2的实施方式涉及的半导体发光元件200的芯片面的示意图。在半导体发光元件200中,设有电极60和细线电极(narrow wire electrode) 71。电极60直接设在η型电流扩散层22之上,细线电极71沿着η型电流扩散层22的主面22a(第2主面)延伸。电极60例如是焊盘电极,键合将半导体发光元件200与外部电路连接的金属线(未图示)。细线电极71被配置为,使经由电极60流动的驱动电流在η型电流扩散层22的发光面(第I区域22b)变宽。在如图11所示的芯片面上,第I区域22b是将电极60及细线电极71除外的区域,设有上述多个凸起。图12及图13是例示半导体发光元件200及该变化例涉及的半导体发光元件210 240的构造的示意部分剖面图。各图所示的部分以外的构造与图1所示的半导体发光元件100有共通之处。图12A是示出半导体发光元件200的部分剖面的示意图。在本实施方式中,在电极60和η型电流扩散层22之间,不设η型接触层29。另一方面,在细线电极71和η型电流扩散层22之间,设有η型接触层29。由此,可以降低细线电极71的接触电阻,使电流向发光面在全体变宽。电极60的接触电阻比细线电极71的接触电阻还高。由此,可以抑制向电极60的正下方流动的电流而减少无効电流。其结果,能提高半导体发光元件200的发光効率。在图12Α所示的半导体发光元件200中,电介质膜17覆盖η型电流扩散层22的第I区域22b和细线电极71。在图12B所示的半导体发光元件210中,电介质膜17除了包括覆盖第I区域22b和细线电极71的部分,还包括覆盖芯片的侧面(至少第2半导体层20的侧面)的部分17h。芯片侧面是与第2主面及第2主面相接的面。在图12C所示的半导体发光元件220中,覆盖第I区域22b,不设在细线电极71之上。例如,在采用在形成电介质膜17之后形成细线电极71的工序顺序的情况下,成为这样的构造。与图12A 图12C所示的构造共通,而在沿着电极60外周的部分22d不形成电介质膜17。虽然在设在该部分22d的凸起上不形成电介质膜,但该部分22d占芯片面的面积的比例极小,不影响树脂的粘接力。如上所述,电介质膜17设置成至少覆盖第I区域22b。再者,优选电介质膜17具有覆盖细线电极71及芯片侧面的部分。由此,可以进一步提高半导体发光元件200及210与树脂的粘接力。在图13A所示的半导体发光元件230中,电介质膜17除了包括第I区域22b和细线电极71,还包括覆盖电极60外周的部分17k。电介质膜17覆盖电极60的外周的阶差,提高电极60和树脂之间的粘接力。由此,可以抑制树脂的剥离,防止电极60的劣化及金属线的剥离等。在图13B所示的半导体发光元件240中,电介质膜17不仅包括覆盖第I区域22b、细线电极71和电极60外周的部分,还包括覆盖芯片的侧面(至少第2半导体层20的侧面)的部分17h。在图13A及图13B所示的构造中,电介质膜17覆盖电极的侧面。因此,例如,对于包括金属的叠层构造的电极,抑制水分侵入引起的金属腐蚀(例如,Mo的融解)。图13A及图13B所示的构造,例如,即使电极60的面积较大,形成覆盖外周的电介质膜17,也可以确保金属线的键合区域位于中央的情况是有効。与之相对,图12A 图12C所示的构造,若在电极60的外周形成电介质膜17,则适用于不能确保具有足够面积的键合区域的情况。[第3实施方式]图14是示出第3的实施方式涉及的半导体发光元件300的示意剖面图。第I半导体层10及第2半导体层20的构成与图1所示的半导体发光元件100相同。第3半导体层30不含P型GaP层35。首先,P型组成倾斜层34与p型接触层36直接相连。在第2半导体层20的第2主面22a,设有第I区域22b和第2区域22c。在第I区域22b设有多个凸起,在第2区域22c隔着η型接触层29而设有电极60。另一方面,反射层50包括ΙΤ053和银铟合金(AgIn)。AgIn在可见光区域的反射率比Au高,与半导体发光元件100相比较,能提高光输出。在反射层50和发光体70之间设有电流阻塞层51。反射层50 进一步包括 Ti83/Pt84/Ti85 的叠层构造(mult1-layer)和 Au55。Ti/Pt/Ti的叠层构造起到Agln81和Au55之间的势垒层的作用,抑制相互扩散。S卩,Pt84抑制Ag、In及Au的相互扩散。Ti83提高Agln81和Pt84之间的粘接力,Τ 85提高Pt84和Au55之间的粘接力。Au55起到接合层的作用,连接支持体40和发光体70。支持体40包括P型娃基板45、金属接合层41和背面电极46。金属接合层41设在P型硅基板45的发光体70侧的主面45a之上, 包括In88/Au89/Ti42/Pt43/Ti44的叠层构造(mult1-layer)。
In88连接Au55和Au89之间。In88所含的铟,向Au55及Au89双方扩散,形成液相扩散接合。In的融点是200°C以下的低温,例如,可以中间不隔着In88而在比Au-Au的热压接还低的温度下,接合支持体40和发光体70。再者,AuIn为液相,吸收反射层50的阶差,所以可以形成没有间隙的接合界面。Τ 42提高Au89和Pt43之间的粘接力。Pt43抑制Au向p型硅基板45的扩散。在本实施方式中,可以在第I区域22b形成电介质膜,提高半导体发光元件300和树脂之间的粘接力。电介质膜至少设置在第I区域22b的凸起的前端即可,优选设置成覆盖凸起的侧面全体。在第I实施方式 第3实施方式中,虽然说明了第I半导体层10、第2半导体层20及第3半导体层30分别包含Inx(AlyGa1UO)彡x彡1,0彡y彡I)的例子,但当然不限于此。例如,也可以含有AlxGa1^As (O彡x彡I)及InxGahAsyPhy (O彡x彡1,0彡y彡I)之一。再者,能够适用于包含具有由InxAlyGa1TyN (O彡x彡1,0彡y彡I ,x+y ( I)表示的组成的化合物。虽然说明了本发明的几个实施方式,但这些实施方式只是作为例子而提示的,无意于限定发明的范围。这些新的实施方式,能以其他各种形态实施,在不脱离发明的要旨的范围内,可以进行各种省略、置换、变更。这些实施方式及其变化,都包含在发明的范围和要旨内,而且包含在与权利要求 所记载的发明等同的范围内。
权利要求
1.一种半导体发光元件,其特征在于,具备: 第I半导体层,能放射光, 第2半导体层,具有与上述第I半导体层相向的第I主面和与上述第I主面相反一侧的第2主面,在上述第2主面上具有设有多个凸起的第I区域和未设有上述凸起的第2区域, 电介质膜,设置在上述凸起的至少前端部,及 电极,设置在上述第2区域之上。
2.如权利要求1记载的半导体发光元件,其中, 与上述第2主面垂直的剖面处的上述凸起的一个底角大于等于90度。
3.如权利 要求2记载的半导体发光元件,其中, 与上述第2主面垂直的剖面处的上述凸起的另一底角大于等于35度、小于等于45度。
4.如权利要求2记载的半导体发光元件,其中, 上述电介质膜至少设置在上述凸起处的小于等于90度的另一底角侧的侧面。
5.如权利要求2记载的半导体发光元件,其中, 上述电介质膜设置在上述凸起的全体。
6.如权利要求2记载的半导体发光元件,其中, 上述电介质膜包括二氧化硅、氮化硅及氮氧化硅之一。
7.如权利要求2记载的半导体发光元件,其中, 上述电介质膜包括从二氧化硅膜、氮化硅膜及氮氧化硅膜中选择出的至少2个膜。
8.如权利要求2记载的半导体发光元件,其中, 还具备对上述凸起和上述电介质膜进行覆盖的树脂, 上述第2半导体层的折射率N1、上述电介质膜的折射率N2和上述树脂的折射率N3满足下式:N1 > N2 > N3。
9.如权利要求2记载的半导体发光元件,其中, 还具备对上述凸起和上述电介质膜进行覆盖的树脂, 上述第2半导体层的折射率N1、上述电介质膜的折射率N2和上述树脂的折射率N3满足下式:N1 > N2,而且,N2 < N30
10.如权利要求2记载的半导体发光元件,其中, 上述电介质膜的膜厚的最大值是50 500nm。
11.如权利要求2记载的半导体发光元件,其中, 还具备隔着上述第I半导体层而与上述第2半导体层对置、且导电型不同于上述第2半导体层的第3半导体层, 上述第I半导体层、上述第2半导体层及上述第3半导体层分别包括具有由 Inx(AlyGa1-J hP,其中,O 彡 x 彡 1,0 彡 y 彡 1, AlxGahAs,其中,O ^ x ^ 1,及 Ir^GahASyPh,其中,0 彡 x 彡 1,0 彡 y 彡 I 表示的组成的某一化合物。
12.如权利要求11记载的半导体发光元件,其中, 上述第2主面的结晶生长面的结晶方位从(100)面在大于等于10度、小于等于20度的范围内倾斜。
13.如权利要求12记载的半导体发光元件,其中, 上述第2主面的结晶生长面从(100)面向(Ill)III族面或者(Ill)V族面的方向倾斜。
14.如权利要求1记载的半导体发光元件,其中, 上述电介质膜覆盖上述电极的外周。
15.如权利要求1记载的半导体发光兀件,其中, 上述第2半导体层具有与上述第I主面及上述第2主面相接的侧面, 上述电介质膜覆盖上 述侧面的至少一部分。
16.如权利要求14记载的半导体发光元件,其中, 还具备从上述电极沿着上述第2主面延伸的细线电极, 上述电介质膜覆盖上述细线电极。
17.如权利要求1记载的半导体发光元件,其中, 还具备从上述电极沿着上述第2主面延伸的细线电极, 上述电介质膜覆盖上述细线电极。
18.如权利要求2记载的半导体发光元件,其中, 还具备隔着上述第I半导体层而与上述第2半导体层对置、且导电型不同于上述第2半导体层的第3半导体层, 上述第I半导体层、上述第2半导体层及上述第3半导体层分别包括具有由 InxAlyGa1IyN,其中,Ox+y ( I表示的组成的化合物。
19.如权利要求2记载的半导体发光元件,其中,还具备: 第3半导体层,隔着上述第I半导体层而与上述第2半导体层对置,导电型不同于上述第2半导体层, 支持体,设置在上述第3半导体层的与上述第I半导体层相反一侧,对上述第I半导体层、上述第2半导体层和上述第3半导体层进行支持,及 反射层,设置在上述第3半导体层和上述支持体之间,将上述第I半导体层放射的光朝向上述第2半导体层的方向反射。
20.如权利要求19记载的半导体发光元件,其中, 在上述电极之下,在上述第3半导体层和上述反射层之间,选择性地设有电流阻塞层。
全文摘要
根据实施方式,半导体发光元件具有能放射光的第1半导体层;与上述第1半导体层相向的第1主面;具有与上述第1主面相反一侧的第2主面的第2半导体层,在上述第2主面具有设有多个凸起的第1区域和不设上述凸起的第2区域。再者,还具备电介质膜,设置在上述凸起的至少前端部;及电极,设置在上述第2区域之上。
文档编号H01L33/44GK103137813SQ20121006193
公开日2013年6月5日 申请日期2012年3月9日 优先权日2011年11月23日
发明者山崎宏德, 西川幸江 申请人:株式会社东芝
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1