专利名称：一种低功耗硅基巨磁阻器件及其制备方法
技术领域：
本发明属于磁存储、磁记录和磁传感技术领域，特别涉及一种低功耗硅基巨磁阻器件及其制备方法。
背景技术：
当前，磁存储、磁记录和磁传感工业的核心基础是对低磁场非常灵敏的磁致电阻效应(磁致电阻效应简称为磁电阻或磁阻效应)。工业界目前用于表达磁阻效应的材料主要是磁性金属材料[Journal of Magnetism and Magnetic Materials, 151, 324-332(1995) ；Annual Review of Materials Science，25，357-388 (1995)]。长期以来，作为半导体工业的核心材料，非磁性半导体材料所表达的磁阻效应也吸引了大量关注 [Semiconductors, Cambridge University Press, Cambridge,1978, pp. 97-145]。这类磁阻效应有两个来源一个是由材料本身的某些特性与磁场之间的依赖关系所导致的物理磁阻，另一个是由电流输运路径或输出电压与材料的形状或电极的配置分布之间的依赖关系所导致的几何磁阻[Hall Effect Devices, IOP Publishing Ltd, Bristol, 1991, pp. 62-142 ；Science,289，1530-1532(2000)]。在物理磁阻方面，1997年，美国芝加哥大学的Rosenbaum研究组在非磁性半导体材料一某些银-硒和银-碲化合物中发现了巨大的磁阻效应及其线性的磁场依赖关系[Nature，390，57-60 (1997)]。2002年，该研究组进一步发现，在这些材料中，当多数载流子的类型从空穴转变成电子时磁阻会达到最大值[Physical Review Letters,88, 066602 (2002) ]。2003年,英国剑桥大学的Littlewood研究组通过计算指出，这类磁阻是由材料中载流子迁移率的空间波动导致的[Nature，426，162-165 (2003)]。因此，这类磁阻被称为非均勻性引发的磁阻(Inhomogeneity-induced Magnetoresistance,即 IMR)。2009 年，日本京都大学的Ono研究组在3特斯拉的磁场和室温下，于掺杂浓度低的n型硅中实现高达1000%的IMR [Nature, 457,1112-1115 (2009) ] 2011年，清华大学材料系北京电子显微镜中心的章晓中教授研究组将物理磁阻效应和几何磁阻效应结合起来，利用改进型Van der Pauw 方式[Hall Effect Devices, IOP Publishing Ltd, Bristol, 1991, pp. 237-240] 排布的电极和少子注入，在0. 07特斯拉的低磁场和室温下，于掺杂浓度低的n型硅中实现高达 10% 的磁阻[Nature，477，304-307 (2011);中国专利 CN102185100A]。这是一个非常重要的突破。这是因为，一方面，硅是半导体工业中的最核心材料，另一方面，章晓中教授研究组研制出来的硅基巨磁阻器件的低磁场灵敏度已经接近工业界对商用巨磁阻器件的要求一在0. 001特斯拉(即10奥斯特)量级的超低磁场和室温下具备10%或更高的磁阻 [Journal of Magnetism and Magnetic Materials,151,324-332(1995) ；AnnuaI Review of Materials Science，25，357-388 (1995)]。因此，此类硅基巨磁阻器件的研制成功为将硅材料投入磁存储/记录/传感工业和发展硅基磁电子学做出了重要贡献。然而，可以看出，室温和700奥斯特下10%的磁阻仍未达到工业级要求一室温和10奥斯特下10%或更高的磁阻。因此，非常有必要进一步发展硅基巨磁阻器件、使其磁阻能在室温和10奥斯特下达到10%或更高,这样才能真正把娃材料投入磁存储/记录/ 传感工业和发展硅基磁电子学。另一方面，章晓中教授研究组研制出来的硅基巨磁阻器件的功耗密度在 2W/cm2 的量级[Nature，477，304-307 (2011);中国专利 CN102185100A]。虽然此功耗密度低于国际半导体技术路线图发布的最高可容许功耗密度40 50W/cm2，但是尽可能的大幅度降低功耗密度已经成为半导体工业的头等重要的课题之一，在其中的任何进步都是半导体工业所期盼的[2010International Symposium on Electronic System Design,81-84(2010) ；International Technology Roadmap for Semiconductors,http:// www. itrs. net/Links/2011ITRS/Home2011. htm]。因此,进一步降低娃基巨磁阻器件的功耗密度能更加提高此类器件的竞争实力及其在工业界的应用可行性。
发明内容
本发明的目的是提供一种基于肖特基接触的、低磁场灵敏度达到工业级要求的低功耗硅基巨磁阻器件及其制备方法。本发明提供的硅基巨磁阻器件，其特征在于在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点， 其中相邻的两个电极与Si02/Si之间的接触都是具备高势垒的肖特基接触，另两个电极与 Si02/Si之间的接触都是欧姆接触或具备低势垒的肖特基接触(欧姆接触对应零肖特基势垒)。其中高势垒的肖特基接触中优选势垒高度不低于0. 54eV、最好不低于0. 75eV的肖特基接触，低势垒的肖特基接触中优选势垒高度不高于0. 24eV的肖特基接触。在这四个电极中，用于获得低或零肖特基势垒的两个电极之间的间距为D1，一个用于获得低或零肖特基势垒的电极和与之相邻的用于获得高肖特基势垒的电极之间的间距为D2, D2与D1的比值(即D2ZD1)不低于30、最好不低于45。用于获得低或零肖特基势垒的电极材质优选为铟(In)。用于获得高肖特基势垒的电极材质优选为金(Au)、钼(Pt)、银(Ag)、铝(Al)或者铜(Cu)。本发明还提供上述硅基巨磁阻器件的制备方法，此制备方法的特征在于包括以下步骤(I)选取至少有一个表面被抛光的单晶n型Si (100)基片，通过氧化或者沉积在其表面制得SiO2层；(2)在抛光面的SiO2层上通过沉积或压制制备四个非磁性的金属性电极。这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与Sio2ZSi之间的接触都是具备高势垒的肖特基接触，另两个电极与Si02/Si之间的接触都是欧姆接触或具备低势垒的肖特基接触。单晶n型Si(IOO)基片的电阻率不低于500 Q cm——最好不低于2000 Q cm。制得的SiO2层的厚度在0. 5nm至IOnm之间,其中，氧化制得的SiO2层的厚度最好在I. 6nm至3. 4nm之间，派射沉积制得的SiO2层的厚度最好在7. 5nm至8. 4nm之间。所述Si02/Si基片和其上的四个电极构成一个巨磁阻器件具备高肖特基势垒的电极用于向硅中注入电流，具备低肖特基势垒或欧姆特性的电极用于探测硅中磁阻。此类器件中的优异者在超低磁场10奥斯特下表现出不低于10%的磁阻，这是很高的低磁场灵敏度、已达到磁记录读头等磁传感、磁记录和磁存储领域中的工业级应用标准，并且，其功耗密度的量级不高于10mW/Cm2，这是很低的功耗密度、满足工业级应用标准。本发明的方法简单、易操作，本发明的硅基巨磁阻器件可用于磁盘读头等磁存储/ 记录/传感工业。
图I :基于肖特基接触的低功耗硅基巨磁阻器件的结构示意图。 图2 :实例I中基于Au/Si02/Si肖特基接触的硅基巨磁阻器件的电阻随磁场强度变化的曲线图。图3 :图2中在低磁场强度范围内的曲线部分的放大。图中标号1、2_具有高肖特基势垒的电极；3、4_具有低或零肖特基势垒的电极； 5-5102层；6-单晶11型51(100)基片。
具体实施例方式下面的实施例可以使本专业技术人员更全面的理解本发明，但不以任何方式限制本发明。实例I :制备基于Au/Si02/Si肖特基接触的低功耗硅基巨磁阻器件本实施例的硅基巨磁阻器件，在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与Si02/Si之间的接触都是具备高势垒的肖特基接触(电极材质为金)，另两个电极与Si02/Si之间的接触都是具备低势垒的肖特基接触(电极材质为铟)。其中高势垒肖特基接触的势垒高度为0.80eV，低势垒肖特基接触的势垒高度为 0.20eV。在这四个电极中，用于获得低肖特基势垒的两个铟电极之间的间距为D1，一个用于获得低肖特基势垒的铟电极和与之相邻的用于获得高肖特基势垒的金电极之间的间距为D2, D2和D1之间的比值(即D2ZD1)为48。器件制备I)选取一个单面抛光的、厚度为0. 51mm的、电阻率为3000Q ^cm的单晶n型 Si (100)基片，从其上裁剪出一个长7mm、宽2. 5mm的长方块，选取和裁剪过程中要使得硅片抛光面的干净程度保持出厂时的水平；2)将此长方块硅片放置在大气中12小时，从而在硅片表面得到大气氧化生成的厚2nm的SiO2层；3)在抛光面的SiO2层上需制备四个电极，这四个电极分别位于一个矩形的四个顶点，其中，制备获得低肖特基势垒的两个电极对应图I所示的3、4电极的位置处，用纯度大于99. 9%的铟压制出两个铟电极，电极的平均尺寸为0. 9mm X 0. 8mm(0. 9mm和0. 8mm分别指电极沿长方块硅片短边和长边方向的长度)，电极间距为0. Imm(即D1 = 0. Imm)；4)制备获得闻肖特基势鱼的两个电极在此娃片上对应图I所不的1、2电极的位置处，以纯度达99. 99%的金为原料、用常规的真空热蒸镀仪和掩膜板沉积出两个金电极，电极平均尺寸为0. 93mm X 0. 93mm,电极间距为0. 04mm，并且，电极I与电极3 (或电极2与电极4)之间的间距为4. 8mm(即D2 = 4. 8mm)。至此,一个基于Au/Si02/Si肖特基接触的低功耗硅基巨磁阻器件制备完成。
上述制备完成的器件的磁阻性能用Keithley2400源表和Quantum Design公司生产的 PPMS 9 (PPMS 即 Physical Property Measurement System)测量。PPMS9 用于向器件提供外加磁场和将器件温度保持在室温(300K)。Keithley2400用于向器件的电极1、2提供电流(记作I12)和测量电极3、4之间的电压(记作V34)。在将Keithley2400和四个电极相连时，若电极I处于电流高端，则电极3应处于测量电压的高端，否则，若电极2处于电流高端，则电极4应处于测量电压的高端。器件的电阻测量值定义为V34除以I12得到的正值。图2展示了在不同的I12值下，器件电阻随外加磁场的变化。为了消除器件电极分布不对称的影响，图2中的每个磁场强度值(记作B)对应的电阻值都是B和-B对应的电阻测量值的平均值。图3是将图2中低磁场强度范围内的部分放大。图2和图3表明，当磁场强度从零开始增加时，器件电阻随之增加，电阻和磁场强度之间的数学关系是二次关系，当磁场强度增加到某个值以后，电阻和磁场强度之间的数学关系变成线性。图2和图3中的实线是根据二次关系和线性关系对数据进行的拟合。二次关系和线性关系分别反映了常规磁阻效应和IMR效应。本发明中的磁阻定义为[R(B)-R(O)]/R(O)，其中的R(O)和R(B)分别是外加磁场为零和B时的器件电阻。通过图2和图3可以发现，当I12为38nA和外加磁场为10奥斯特时，器件的磁阻为(119±79)%、高于10%，已经达到工业级标准。此时，器件的功耗密度测量为I. 03mff/cm2,比章晓中教授研究组的器件的功耗密度低三个数量级。实例2 :制备基于Pt/Si02/Si肖特基接触的低功耗硅基巨磁阻器件本实施例的硅基巨磁阻器件，在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与Si02/Si之间的接触都是具备高势垒的肖特基接触(电极材质为钼)，另两个电极与Si02/Si之间的接触都是具备低势垒的肖特基接触(电极材质为铟)。其中高势垒肖特基接触的势垒高度为0.88eV，低势垒肖特基接触的势垒高度为 0.24eV。在这四个电极中，用于获得低肖特基势垒的两个铟电极之间的间距为D1，一个用于获得低肖特基势垒的铟电极和与之相邻的用于获得高肖特基势垒的钼电极之间的间距为D2, D2和D1之间的比值(即D2ZD1)为30。器件制备I)选取一个单面抛光的、厚度为0. 51mm的、电阻率为500Q ^cm的单晶n型 Si(IOO)基片，从其上裁剪出一个长7mm、宽3mm的长方块，选取和裁剪过程中要使得硅片抛光面的干净程度保持出厂时的水平；2)用常规的磁控溅射设备在此长方块硅片的表面上沉积厚8nm的SiO2层；3)在抛光面的SiO2层上需制备四个电极，这四个电极分别位于一个矩形的四个顶点，其中，制备获得低肖特基势垒的两个电极对应图I所示的3、4电极的位置处，用纯度大于99. 9%的铟压制出两个铟电极，电极的平均尺寸为1.4mm X 1.0mm(1.4mm和I. Omm分别指电极沿长方块硅片短边和长边方向的长度)，电极间距为0. Imm(即D1 = 0. Imm)；
4)制备获得高肖特基势垒的两个电极在此硅片上对应图I所示的1、2电极的位置处，以纯度达99. 99%的钼为原料、用常规的电子束蒸镀仪和掩膜板沉积出两个钼电极， 电极平均尺寸为I. 4_ X I. 0_(1. 4mm和I. Omm分别指电极沿长方块娃片短边和长边方向的长度)，电极间距为0. 1mm，并且，电极I与电极3(或电极2与电极4)之间的间距为 3mm(即D2 = 3mm)。至此，一个基于Pt/Si02/Si肖特基接触的低功耗硅基巨磁阻器件制备完成。
上述制备完成的器件在室温300K和外加磁场为10奥斯特时，可以表现出量级为 10%的磁阻和量级为lOmW/cm2的功耗密度。实例3 :制备基于Ag/Si02/Si肖特基接触的低功耗硅基巨磁阻器件本实施例的硅基巨磁阻器件，在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与Si02/Si之间的接触都是具备高势垒的肖特基接触(电极材质为银)，另两个电极与Si02/Si之间的接触都是具备低势垒的肖特基接触(电极材质为铟)。其中高势垒肖特基接触的势垒高度为0.68eV，低势垒肖特基接触的势垒高度为 0.20eV。在这四个电极中，用于获得低肖特基势垒的两个铟电极之间的间距为D1，一个用于获得低肖特基势垒的铟电极和与之相邻的用于获得高肖特基势垒的银电极之间的间距为D2, D2和D1之间的比值(即D2ZD1)为50。器件制备I)选取一个单面抛光的、厚度为0. 51mm的、电阻率为3000Q ^cm的单晶n型 Si (100)基片，从其上裁剪出一个长7mm、宽3mm的长方块，选取和裁剪过程中要使得硅片抛光面的干净程度保持出厂时的水平；2)将此长方块硅片放置在大气中12小时，从而在硅片表面得到大气氧化生成的厚2nm的SiO2层；3)在抛光面的SiO2层上需制备四个电极，这四个电极分别位于一个矩形的四个顶点，其中，制备获得低肖特基势垒的两个电极对应图I所示的3、4电极的位置处，用纯度大于99. 9%的铟压制出两个铟电极，电极的平均尺寸为1.4mm X 1.0mm(1.4mm和I. Omm分别指电极沿长方块硅片短边和长边方向的长度)，电极间距为0. Imm(即Dl = 0. Imm)；4)制备获得高肖特基势垒的两个电极在此硅片上对应图I所示的1、2电极的位置处，以纯度达99. 99%的银为原料、用常规的真空热蒸镀仪和掩膜板沉积出两个银电极， 电极平均尺寸为I. 4_ X I. 0_(1. 4mm和I. Omm分别指电极沿长方块娃片短边和长边方向的长度)，电极间距为0. 1mm，并且，电极I与电极3(或电极2与电极4)之间的间距为 5mm(即D2 = 5mm)。至此,一个基于Ag/Si02/Si肖特基接触的低功耗娃基巨磁阻器件制备完成。上述制备完成的器件在室温300K和外加磁场为10奥斯特时，可以表现出量级为 10%的磁阻和量级为lOmW/cm2的功耗密度。实例4 :制备基于Al/Si02/Si肖特基接触的低功耗硅基巨磁阻器件本实施例的硅基巨磁阻器件，在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与Si02/Si之间的接触都是具备高势垒的肖特基接触(电极材质为铝)，另两个电极与Si02/Si之间的接触都是具备低势垒的肖特基接触(电极材质为铟)。其中高势垒肖特基接触的势垒高度为0. 54eV，低势垒肖特基接触的势垒高度为 0.20eV。在这四个电极中，用于获得低肖特基势垒的两个铟电极之间的间距为D1，一个用于获得低肖特基势垒的铟电极和与之相邻的用于获得高肖特基势垒的铝电极之间的间距为D2, D2和D1之间的比值(即D2ZD1)为71。器件制备 I)选取一个单面抛光的、厚度为0. 51mm的、电阻率为3000Q ^cm的单晶n型
Si(100)基片，从其上裁剪出一个长7mm、宽3mm的长方块，选取和裁剪过程中要使得硅片抛光面的干净程度保持出厂时的水平；2)将此长方块硅片放置在大气中12小时，从而在硅片表面得到大气氧化生成的厚2nm的SiO2层；3)在抛光面的SiO2层上需制备四个电极，这四个电极分别位于一个矩形的四个顶点，其中，制备获得低肖特基势垒的两个电极对应图I所示的3、4电极的位置处，用纯度大于99. 9%的铟压制出两个铟电极，电极的平均尺寸为1.4mm X 1.0mm(1.4mm和I. Omm分别指电极沿长方块硅片短边和长边方向的长度)，电极间距为0. 07mm(即D1 = 0. 07mm)；4)制备获得闻肖特基势鱼的两个电极在此娃片上对应图I所不的1、2电极的位置处，以纯度达99. 99%的铝为原料、用常规的电子束蒸镀仪和掩膜板沉积出两个铝电极， 电极平均尺寸为I. 4_ X I. 0_(1. 4mm和I. Omm分别指电极沿长方块娃片短边和长边方向的长度)，电极间距为0. 07mm,并且，电极I与电极3 (或电极2与电极4)之间的间距为 5mm(即D2 = 5mm)。至此，一个基于Al/Si02/Si肖特基接触的低功耗硅基巨磁阻器件制备完成。上述制备完成的器件在室温300K和外加磁场为10奥斯特时，可以表现出量级为 10%的磁阻和量级为lOmW/cm2的功耗密度。实例5 :制备基于Cu/Si02/Si肖特基接触的低功耗硅基巨磁阻器件本实施例的硅基巨磁阻器件，在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与Si02/Si之间的接触都是具备高势垒的肖特基接触(电极材质为铜)，另两个电极与Si02/Si之间的接触都是具备低势垒的肖特基接触(电极材质为铟)。其中高势垒肖特基接触的势垒高度为0.69eV，低势垒肖特基接触的势垒高度为
0.20eV。在这四个电极中，用于获得低肖特基势垒的两个铟电极之间的间距为D1，一个用于获得低肖特基势垒的铟电极和与之相邻的用于获得高肖特基势垒的铜电极之间的间距为D2, D2和D1之间的比值(即D2ZD1)为50。器件制备I)选取一个单面抛光的、厚度为0. 51mm的、电阻率为3000Q ^cm的单晶n型
Si(100)基片，从其上裁剪出一个长7mm、宽3mm的长方块，选取和裁剪过程中要使得硅片抛光面的干净程度保持出厂时的水平；
2)将此长方块硅片放置在大气中12小时，从而在硅片表面得到大气氧化生成的厚2nm的SiO2层； 3)在抛光面的SiO2层上需制备四个电极，这四个电极分别位于一个矩形的四个顶点，其中，制备获得低肖特基势垒的两个电极对应图I所示的3、4电极的位置处，用纯度大于99. 9%的铟压制出两个铟电极，电极的平均尺寸为1.4mm X 1.0mm(1.4mm和I. Omm分别指电极沿长方块硅片短边和长边方向的长度)，电极间距为0. Imm(即D1 = 0. Imm)；4)制备获得闻肖特基势鱼的两个电极在此娃片上对应图I所不的1、2电极的位置处，以纯度达99. 99%的铜为原料、用常规的电子束蒸镀仪和掩膜板沉积出两个铜电极， 电极平均尺寸为I. 4_ X I. 0_(1. 4mm和I. Omm分别指电极沿长方块娃片短边和长边方向的长度)，电极间距为0. 1mm，并且，电极I与电极3 (或电极2与电极4)之间的间距为 5mm(即D2 = 5mm)。至此，一个基于Cu/Si02/Si肖特基接触的低功耗硅基巨磁阻器件制备完成。上述制备完成的器件在室温300K和外加磁场为10奥斯特时，可以表现出量级为 10%的磁阻和量级为lOmW/cm2的功耗密度。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
权利要求
1.一种硅基巨磁阻器件，其特征在于在单晶n型硅片表面设有SiO2层，在所述SiO2 层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与SiO2ZSi之间的接触都是具备高势垒的肖特基接触，另两个电极与Si02/Si之间的接触都是欧姆接触或具备低势垒的肖特基接触。
2.根据权利要求I所述的硅基巨磁阻器件，其特征在于高势垒的肖特基接触的势垒高度不低于0. 54eV、最好不低于0. 75eV，低势垒的肖特基接触的势垒高度不高于0. 24eV。
3.根据权利要求I所述的硅基巨磁阻器件，其特征在于在这四个电极中，用于获得低或零肖特基势垒的两个电极之间的间距为D1，一个用于获得低或零肖特基势垒的电极和与之相邻的用于获得高肖特基势垒的电极之间的间距为D2, D2与D1的比值不低于30。
4.根据权利要求3所述的硅基巨磁阻器件，其特征在于=D2与D1的比值不低于45。
5.根据权利要求I所述的硅基巨磁阻器件，其特征在于用于获得低或零肖特基势垒的电极材质为铟，用于获得高肖特基势垒的电极材质为金、钼、银、铝或者铜。
6.权利要求I至5任意一个权利要求所述硅基巨磁阻器件的制备方法，其特征在于包括以下步骤(1)选取至少有一个表面被抛光的单晶n型Si(100)基片，通过氧化或者沉积在其表面制得SiO2层；(2)在抛光面的SiO2层上通过沉积或压制制备四个非磁性的金属性电极。
7.根据权利要求6所述的方法，其特征在于单晶n型Si(100)基片的电阻率不低于 500 Q cm。
8.根据权利要求7所述的方法，其特征在于单晶n型Si(100)基片的电阻率不低于 2000 Q cm。
9.根据权利要求6所述的方法，其特征在于制得的SiO2层的厚度在0.5nm至IOnm之间。
10.根据权利要求9所述的方法，其特征在于氧化制得的SiO2层的厚度在I.6nm至3.4nm之间，派射沉积制得的SiO2层的厚度在7. 5nm至8. 4nm之间。
全文摘要
本发明公开了属于磁存储、磁记录和磁传感技术领域的一种低功耗硅基巨磁阻器件及其制备方法。在单晶n型硅片表面设有SiO2层，在所述SiO2层上设有四个非磁性的金属性电极，这四个电极分别位于一个矩形的四个顶点，其中相邻的两个电极与SiO2/Si之间的接触都是具备高势垒的肖特基接触，另两个电极与SiO2/Si之间的接触都是欧姆接触或具备低势垒的肖特基接触。本发明的硅基巨磁阻器件可用于磁盘读头等磁存储/记录/传感工业。本发明的方法简单、易操作，所制备器件中的优异者在超低磁场10奥斯特下能表现出不低于10％的磁阻，已达到磁存储/记录/传感工业级应用标准，并且，其功耗密度的量级不高于10mW/cm2。
文档编号H01L43/08GK102623629SQ201210062320
公开日2012年8月1日 申请日期2012年3月9日 优先权日2012年3月9日
发明者朱静, 罗俊 申请人:清华大学