形成具有金红石晶体结构的氧化钛膜的方法

专利名称：形成具有金红石晶体结构的氧化钛膜的方法
技术领域：
本发明涉及一种形成具有金红石晶体结构的氧化钛(TiO2)膜的方法，更特别地，涉及形成一种膜的方法，所述膜能够在700°c以下的温度下形成，并还具有优异的泄漏电流特性以作为可用于电容器中的高电容率绝缘膜。
背景技术：
随着半导体装置如动态随机存取存储器(DRAM)的微型化，需要在电容器中使用高电容率的绝缘膜。 氧化钛(TiO2)能够作为具有高电容率的绝缘膜。在TiO2中，作为熟知的晶体结构，存在两种相即锐钛矿相和金红石相。所述锐钛矿相是可易于在相对低的温度下形成的低温相，且锐钛矿相的晶体具有稍低于40的低相对电容率。相反，金红石相是高温相，且金红石相晶体具有80以上的高相对电容率。当将金红石相晶体用作用于电容器中的绝缘材料时，可制造高电容的电容器。通过多种方法如溅射、化学气相沉积(CVD)或原子层沉积(ALD)能够形成TiO2膜。当用于半导体装置中时，从微型化考虑，目前主要使用ALD法。例如，根据Gyeong Teak Lim等人的实验(固体薄膜(Thin Solid Film),498(2006)p254-258)，通过ALD法使用前体四(二甲基氨基)钛(TDMAT)和氧化剂H2O在硅上形成TiO2膜。所述TiO2膜在刚形成之后是无定形的，且当退火时发生结晶。通过在3000C以上的温度下进行退火可形成锐钛矿相，在700°C以上的温度下第一次形成金红石相和锐钛矿相的混合物，且在800°C以上的温度下金红石相变为晶体结构中的主要结构。然而，在半导体工艺中，由于微型化进程而难以在高温下进行退火，以保护半导体装置如晶体管免受不利影响。考虑到应用于电容器中，当金属膜、尤其是用于一般用途的氮化钛(TiN)膜用作下电极时，在高温下实施的退火使得电极表面被氧化，由此造成诸如电阻提高以及粘附性下降的问题。因此，尽管预期会产生金红石相晶体，但是不能在这种高温下实施退火。另外，JP 2000-254519A公开了一种技术，通过辐射Ar离子束降低从锐钛矿相向金红石相转变的温度，以形成金红石TiO2膜和锐钛矿TiO2膜的堆叠结构，从而用于光催化剂中。然而，甚至这种手段仍需要在500°c以上的温度下退火以制造具有金红石晶体结构的TiO2膜。另外，如果在具有三维结构的位置如DRAM装置的电容器中形成TiO2膜，则通过离子辐射难以均匀引入Ar离子。另外，JP2007-110111A公开了一种技术，其中通过在由钌(Ru)制成的下电极表面上形成RuO2膜，从而在400°C以下的低温下制造金红石TiO2膜，并将其用于电容器中。然而，由于将下电极的材料限制为Ru，所以通过改变电极的材料难以制造具有更好性能的电容器
发明内容
因此，本发明人对形成TiO2膜的方法进行了密切研究，通过所述方法，能够在尽可能低的温度下形成具有金红石晶体结构的TiO2膜，并在不受基础电极的形状或材料的影响下容易地形成均匀的TiO2膜。根据通过ALD法形成TiO2膜所实施的实验的结果，在典型用于下电极的氮化钛(TiN)膜上直接形成TiO2膜的方法易于形成锐钛矿相晶体。另外，即使在对退火方法完成各种可能的尝试之后，仍难以制造仅具有金红石相晶体的TiO2膜。首先，本发明人对用于具有氧化锆(ZrO2)和氧化钛(TiO2)的多层结构(也称作TZ结构)的电容器用绝缘膜进行了研究。在研究该结构的过程中，本发明人发现，当在特定条件下在ZrO2膜上形成TiO2膜时，能够在不需要高温退火的条件下形成具有金红石晶体结构的TiO2膜。具体地，根据本发明的实施方案，提供一种形成具有金红石晶体结构的氧化钛膜 的方法。所述方法包括如下步骤形成无定形氧化锆膜；通过原子层沉积(ALD)法使用甲基环戊二烯基三(二甲基氨基)钛作为钛前体在所述无定形氧化锆膜上形成无定形氧化钛膜；以及通过在300°C以上的温度下的退火至少使所述无定形氧化钛膜结晶。另外，根据本发明的另一个实施方案，提供一种制造半导体装置的方法，所述半导体装置包括电容器。所述方法包括如下步骤在电容器用下电极上形成无定形氧化锆膜；通过ALD法使用甲基环戊二烯基三(二甲基氨基)钛作为钛前体在所述氧化锆膜上形成无定形氧化钛膜；通过在300°C 700°C的温度范围内的退火至少使所述无定形氧化钛膜结晶；以及在所述经退火的氧化钛膜上形成电容器用上电极。根据本发明的实施方案，可易于在低温下制造具有金红石晶体结构的氧化钛膜，这在相关技术中是难以形成的。另外，可提供具有电容器的半导体装置，通过优化所述氧化锆膜在基材中的厚度使得所述电容器具有优异的泄漏电流特性。


结合附图，根据特定优选实施方案的如下说明，将使得本发明的上述特征和优点变得更加明显，其中图I是根据实验例I当在结晶ZrO膜上形成TiO膜时的X射线衍射图；图2A和2B是根据实验例2当在无定形ZrO膜上形成TiO膜时的X射线衍射图；图3描绘了根据实验例3，TiO膜的电容率随ZrO膜的膜厚度而变化；图4描绘了根据实验例3，Ti0膜的电容率随ZrO膜的厚度的变化与泄漏电流比之间的关系；图5A 图5C是显不其中设置掺杂Al的层的电容器结构的不意图；图6是描绘本发明应用的半导体装置的示意性横断面视图；图7是通过在图6中标记X-X的位置的平面图；且图8A 图81是描绘制造图6中所示电容器的工艺的横断面视图。
具体实施例方式现在参考示例性实施方案对本文中的发明进行说明。本领域技术人员应理解，使用本发明的教导能够完成许多替代实施方案，且不能将本发明限制为出于说明目的而显示的实施方案。本发明人对形成上述TZ结构的步骤进行了研究，首先，使用氧化锆(下文中称作ZrO)作为主要结构并形成氧化钛(下文中称作TiO)膜作为保护膜。在该步骤中，即使对TiO膜进行结晶时，TiO膜仍不具有金红石晶体结构，而具有无定形结构或锐钛矿晶体结构。一旦形成锐钛矿晶体结构的晶体，转化成金红石晶体结构需要800°c以上的非常高的温度。实验例I首先，考虑到应用于电容器中，形成具有IOnm厚度的TiN膜以作为衬底上的下电极，然后在其上形成ZrO膜。通过将工艺步骤重复期望的次数，形成ZrO膜，所述工艺步骤包括(1)将Zr源引入反应室中，并使得所述Zr源吸附在所述TiN膜的表面上；(2)通过吹扫气体如N2或Ar将未被吸附的残余量的所述Zr源从所述反应室中排出；(3)使用反应气 体如O3将所述Zr源氧化；以及(4)对未反应的残余量的所述反应气体进行吹扫。此处，在6nm的厚度下形成所述ZrO膜。所形成的ZrO膜为晶体膜。随后，通过ALD法在制得的ZrO膜上形成TiO膜。通过将工艺步骤重复期望的次数，形成TiO膜，所述工艺步骤包括(I)将Ti源引入反应室中，并使得所述Ti源吸附在所述ZrO膜的表面上；(2)通过吹扫气体如N2或Ar将未被吸附的残余量的所述Ti源从所述反应室中排出；(3)使用反应气体如O3将所述Ti源氧化；以及(4)对未反应的残余量的所述反应气体进行吹扫。此处，所形成的TiO膜的厚度为8nm。作为所述Ti源(Ti前体)，分别使用如下两种组分。在ALD法中，对于ZrO膜和TiO膜两者，形成膜的温度都为250°C。
缩巧TlPTMCPDTMT
屮从环戊烯-从—{(:
化学名称_异内鉍坫钛"—
钛
Γ 叫 HC VrH
结构式T1+0-CHH3C、T CH3
N—Jj-
L3 42 I 、
HGCM
I 1* V·^*I 1
/Nv 3
H3C vCH3至于形成的TiO膜，图I中提供了作为Cbp0的膜和在600°C下退火之后的膜的X射线衍射图。在图I中，(a)显示了当将TIPT用作Ti前体时作为Cbp0的膜的衍射，(b)显示了当将TIPT用作Ti前体时在600°C的温度下退火之后的膜的衍射，(c)显示了当使用MCPDTMT时作为cbpo的膜的衍射，且(d)显示了当使用MCPDTMT时在600°C的温度下退火之后的膜的衍射。从所述图能够看出，不考虑所使用的Ti前体的类型，未观察到金红石晶体结构的峰，其应另外在27°附近显现，而仅在25°附近观察到了锐钛矿晶体结构的峰。另夕卜，由于在作为cbpo的膜(a和c)中观察到了峰，所以能够认为作为cbpo的TiO膜具有锐钦矿晶体结构。实验例2以与实验例I中相同的方式，通过将ZrO膜的厚度改为4nm在ZrO膜上形成TiO膜。类似地，图2中提供了进行X射线衍射的结果。此处，在包括280°C、30(TC、40(rC和600°C的4种温度条件下进行退火。在氧化气氛中在各种温度下退火10分钟。在图2A和图2B中，在左侧的图2A中提供了当使用MCPDTMT作为Ti前体时，(e)作为depo、(f)在280°C下退火、(g)在300°C下退火、(h)在400°C下退火和(i)在600°C下退火的结果，且在右侧的图2B中提供了当使用TIPT作为Ti前体时，(j)作为d印O、(k)在280°C下退火、⑴在300°C下退火、(m)在400°C下退火和(η)在600°C下退火的结果。在使用MCPDTMT的(e)作为cbpo的结果中，仅观察到了下电极的TiN峰，但未识别到来自ZrO2或TiO2的峰。因此能够理解，ZrO膜是无定形的，且作为cbpo的TiO膜也是无定形的。其后，由于在300°C以上的温度下进行了退火，所以观察到金红石晶体结 构的峰(TiO2(R))15另外，呈现了 ZrO2的峰，这是因为ZrO膜经历了结晶。在使用TIPT的U)作为cbpo的结果中，同样未观察到ZrO2峰，但观察到了以锐钛矿晶体结构为基础的峰(TiO2(A))。能够理解，曾经具有锐钛矿晶体结构的膜未因高达600°C的退火而转变成金红石晶体结构。因此能够理解，通过使用MCPDTMT作为Ti前体在无定形状态的基础ZrO膜上形成TiO膜，并随后在300°C以上的温度下对TiO膜进行退火，能够形成具有金红石晶体结构的TiO 膜。实验例3接下来，通过改变基础ZrO膜的厚度，对是否能够将使用MCPDTMT形成的TiO膜用作电容器用介电膜进行验证，在所述TiO膜中确认形成了金红石晶体结构。在实验中，将TiO膜的厚度固定为8nm，并将ZrO膜的厚度改变至高达7nm。图3中提供了通过对在600°C下退火之后形成的TiO膜的相对电容率进行测量而得到的结果。由于得到了金红石相，所以制造了 ZrO膜厚度为O. Inm 4nm的高电容率TiO膜。当ZrO膜的厚度超过4nm时，呈现锐钛矿晶体结构，由此降低了相对电容率。当在TiN膜上直接形成TiO膜时(ZrO膜的厚度为Onm)，也呈现锐钛矿晶体结构，由此降低了相对电容率。随后，当将ZrO膜的厚度和TiO膜的厚度的总和设定为8nm时，在+1. OV下测量了(在600°C下退火之后的)TiO膜的相对电容率和泄漏电流比(实际泄露量/可接受的泄露量)。通过形成RuO2膜作为上电极并在上电极与下电极之间施加电压，测量了泄漏电流比。将结果示于图4中。与图3类似，在ZrO膜厚度为O. Inm 4nm时，TiO膜的相对电容率高。然而，在所述厚度小于Inm的范围内，泄漏电流比增大。在厚度大于4nm但不超过4. 5nm的范围内，TiO膜具有锐钛矿相，由此显示电容率下降。当ZrO膜的厚度超过4. 5nm时，由于TiO膜的厚度下降，所以即使在300°C以上的温度下进行退火，TiO膜仍保持为无定形状态，且相对电容率为约20。因此，优选ZrO膜的厚度为Inm以上以满足可接受的泄漏值。因此可理解，在Inm 4nm的ZrO膜厚度下能够制造具有优异相对电容率和优异泄漏电流特性的膜。另外，结晶是可能的，这是因为TiO膜的厚度为3. 5nm以上。特别地，优选TiO膜的厚度为4nm以上。实际上，在应用于电容器的情况中，可将TiN用于下电极。此处，还可使用具有更高功函的材料，特别是具有5. IeV以上高功函的材料如Pt、Ru或Ru02。在本发明中，将TiN用于下电极的能力对于应用于具有三维结构的电容器是特别有利的。优选将具有高功函的材料用于上电极，其直接与TiO膜相邻。当形成TiN膜以作为上电极时，电容器的特性会因与TiO膜的肖特基接触(Schottky contact)而劣化。相关领域中已知的前体可用作Zr源，将其用于形成ZrO膜。Zr源的实例包括四(乙基甲基氨基)锆(缩写“TEMAZ”)、环戊二烯基三(二甲基氨基)锆(ZrCp (NMe2)3;缩写“CPTMAZ”)、甲基环戊二烯基三(二甲基氨基)锆(Zr(MeCp) (NMe)2)3;缩写“MCPTMAZ”)等。此处，CPTMAZ具有与用于本发明中的Ti前体MCPDTMT类似的结构。将具有Inm 4nm厚度的ZrO膜形成为无定形状态,其后当实施退火以对TiO膜进行结晶时所述ZrO发生结晶。在2nm以下的膜厚度下，即使在退火之后，ZrO膜通常仍保持为无定形状态。在TiO膜的沉积中，要求ZrO膜保持为无定形状态。当在ZrO膜结晶的温度下沉积TiO膜时，产生具有锐钛矿结构的TiO膜，如同实验例I中所提供的。因此，尽管在TiO 膜的沉积中温度可随所形成的ZrO膜的厚度而变化，但是优选低于ZrO膜的结晶温度。优选所述温度低于300°C，尤其低于250°C。在300°C以上的温度下进行退火以对以无定形状态形成的TiO膜进行结晶，如上所述。当用作电容器的介电膜、尤其是用作半导体装置用电容器的介电膜时，所述温度优选为700°C以下，更优选600°C以下。可在氧化气体气氛或惰性气体气氛中的任意一种气氛中进行退火。优选在氧化气体气氛中进行退火。在用作电容器的介电膜的情况中，通过在ZrO膜或TiO膜内部掺杂铝(Al)能够提高泄漏电流特性。然而，优选以微量或非常少的量添加铝，这是因为相对电容率因掺杂的Al的增多而下降。在向TiO膜中掺杂Al的情况中，优选在ZrO膜上将未掺杂的TiO膜沉积到指定量之后掺杂Al。这是因为掺杂Al有助于产生锐钛矿相。关于掺杂微量Al的方法，本发明人提出的吸附位点阻断-原子层沉积(ASB-ALD)法是有利的。所述ASB-ALD法包括使用具有与Al前体没有亲和力的官能团的Zr前体或Ti前体提前阻断Al前体的吸附位点，然后向成膜空间中引入Al前体，由此将吸附位点限制为所述吸附位点保持面内均匀性的状态，在吸附在基材上的Zr前体或Ti前体的表面处的官能团上不会发生所述吸附，从而可掺杂微量Al。当明显地形成掺杂Al的层时，已知的是，电容率不会因所谓的“尺寸效应”而下降，这是因为掺杂Al的层分为上晶体层和下晶体层。然而，ASB-ALD法可通过掺杂微量Al使得一个层中Al原子的面密度小于I. 4E+14个原子/cm2，从而抑制所述尺寸效应。用于本发明中的CPTMAZ、MCPTMAZ和MCPDTMT适合用作ASB-ALD法中的Zr前体或Ti前体。对所述ASB-ALD法进行简单描述，通过将工艺步骤重复期望的次数来实施所述ASB-ALD法，所述工艺步骤包括(I)使得所述Zr前体或所述Ti前体吸附在所述基材的表面上；(2)通过吹扫气体如N2或Ar将未被吸附的残余量的所述Zr前体或所述Ti前体排出；(3)引入所述Al前体并使得所述Al前体吸附在限定的位点上，在所述位点上在前述步骤中未吸附所述Zr前体或所述Ti前体；(4)通过吹扫气体如N2或Ar将未被吸附的残余量的所述Al前体排出；(5)使用反应气体如O3将各种前体氧化；以及(6)对未反应的残余量的所述反应气体进行吹扫。当将ZrO膜的厚度限制为Inm 4nm时，ZrO膜已受到尺寸效应的影响。当厚度为2nm以下时，所述ZrO膜变为无定形膜，其相对电容率比晶体膜差。因此，使用不同于ASB-ALD法的方法，例如通过使用TEMAZ作为Zr前体，可实施Al的掺杂。将以此方式制造的电容器的概念图不于图5A 图5C中。图5A显不了一种结构，其包括下面的下电极I、未掺杂的ZrO膜2、掺杂Al的TiO膜3和上电极4。图5B显示了一种结构，其包括下面的下电极I、掺杂Al的ZrO膜5、未掺杂的TiO膜6和上电极4。图5C显不了一种结构，其包括下面的下电极I、掺杂Al的ZrO膜5、掺杂Al的TiO膜3和上电极4。根据本发明的电容器结构不能限制为这些实例，而是可添加其他层，只要不损害本发明的效果即可。在一个实例中，可提供具有Inm以下厚度的无定形TiO膜以作为下电极与ZrO膜之间的保护膜。尽管薄的TiO膜通过退火不会结晶并具有如上所述的低电容率，但是因ZrO膜结晶而具有防止泄漏电流增大的效果。
应用于具有三维结构的电容器在该实例中，参考图6和图7，对半导体装置进行说明，其中使用本发明的方法将所述半导体装置应用于具有20以上纵横比的三维结构的电容器中。首先，参考图6的示意性横断面视图，对形成半导体存储装置的DRAM的总体构造进行说明。在P型硅衬底101中形成η阱102，并在所述η阱102内部形成第一 ρ阱103。在除了 η阱102之外的区域中形成第二 ρ阱104，并通过隔离区域105将所述第二 P阱104与所述第一 P阱103隔开。为了简便，所述第一 ρ阱103显示了在其上布置了多个存储单元的存储单元区域，且所述第二 P阱104显示了外围电路区域。在第一 ρ阱103中，形成开关晶体管106和107以作为存储单元的各种元件，所述开关晶体管106和107具有形成字线的栅极。所述晶体管106包括漏极118、源极109和栅极111，同时栅绝缘膜110插入其间。所述栅极111具有多硅结构或多金属结构，在所述多硅结构中在多晶硅上形成硅化钨层，且在所述多金属结构中在多晶硅上形成钨层。晶体管107共享源极109，并包括漏极112和栅极111，同时栅绝缘膜110插入其间。利用第一中间层绝缘膜113对晶体管进行包覆。利用多晶硅114对接触孔进行填充，其中在第一中间层绝缘膜113的指定区域中提供所述接触孔以到达源极109。在多晶硅114的表面上提供金属硅化物115。提供由氮化钨和钨制成的位线116，从而与金属硅化物115接触。利用第二中间层绝缘膜119对位线116进行包覆。在第一中间层绝缘膜113的指定区域中提供接触孔，并在第二中间层绝缘膜119的指定区域中提供接触孔。利用硅对接触孔进行填充，从而与晶体管漏极108接触，并与晶体管漏极112接触，由此形成硅塞120。在各个硅塞120中提供由金属制成的导电塞121。形成电容器以与导电塞121接触。通过在第二中间层绝缘膜119上成层，提供第三中间层绝缘膜122a和第四中间层绝缘膜122b，所述第三中间层绝缘膜122a形成下电极。第四中间层绝缘膜122b保留在外围电路区域中，并在存储单元区域中形成冠形下电极123。其后，将存储单元区域中的第四中间层绝缘膜122b除去。提供介电膜124以覆盖下电极123的内壁和外壁，通过除去所述第四中间层绝缘膜122b使得所述下电极123露出。提供上电极125以覆盖整个存储单元区域。以此方式，得到电容器。在下电极123的上侧表面的一部分上提供支持膜122c以将多个相邻下电极的一部分相连接。支持膜122c能够提高机械强度，由此防止下电极坍塌。由于在支持膜122c下提供空间，所以也在下电极表面上提供介电膜124和上电极125，所述下电极暴露在所述空间中。图6显示了两个电容器，显示为Cpl和Cp2。下电极123由通过化学气相沉积(CVD)形成的氮化钛(TiN)制成，所述化学气相沉积具有优异的阶梯覆盖。利用第五中间层绝缘膜126对电容器进行包覆。所述塞的材料可随电容器的下电极而变化，且不限制为硅。所述塞材料可采用与电容器的下电极的材料相同或不同的金属。另外，在如下制造方法中，将对介电膜124和上电极125的详细构造进行说明。在第二 ρ阱104中，构成外围电路的晶体管包括源极109、漏极112、栅绝缘膜110和栅极111。利用金属硅化物116和钨117对在第一中间层绝缘膜113的指定区域中提供的接触孔进行填充，从而与漏极112接触。提供由氮化钨和钨制成的第一布线层118以与钨117接触。第一布线层118的一部分通过金属塞127与由铝或铜制成的第二布线层130接触，提供所述金属塞127以延伸通过第二中间层绝缘膜119、第三中间层绝缘膜122a、第四 中间层绝缘膜122b和第五中间层绝缘膜126。另外，在存储单元区域中提供的电容器的上电极125的一部分，作为导线128导出至外围电路区域，并通过金属塞129与由铝或铜制成的第二布线层130接触，所述金属塞129在第五中间层绝缘膜126的指定区域中形成。其后，按需要重复形成中间层绝缘膜，形成触点，并形成布线层，由此构造DRAM。图7是通过图6中X-X标记的位置的示意性平面图。在图7中，省略了介电膜和上电极。通过图7中标注Y-Y的线段区域与通过图6中标注X-X的线段区域相对应。当覆盖各个下电极123的整个外侧区域的支持膜122c在多个下电极上延伸时，在整个存储单元区域中形成多个开口 131。以其外圆周的一部分与一个开口 131接触的方式构造各个下电极123。由于除了开口之外的支持膜是连续的，所以各个下电极通过支持膜相互连接。结果，可提高在纵横比中在横向上的长度，由此防止下电极坍塌。由于集成的进展程度而使得单元微型化，所以电容器下电极的纵横比提高。然后，如果不提供用于支持下电极的装置，则在制造过程期间下电极可能坍塌。图7显示了一个实例，其中提供开口 131以在区域周围在6个下电极上延伸，在所述区域两侧上电容器Cpl和电容器Cp2相互相对。因此，在图6中也提供了与图7相对应的构造，其中在电容器Cpl上部上、在电容器Cp2上部上以及在电容器Cpl与Cp2之间的上部上，不提供支持膜。由于以此方式提供支持膜，所以需要具有更好覆盖率的成膜方法，以在支持膜下面的下电极的表面上形成介电膜或上电极。下文中，在制造DRAM的方法中，仅对根据本发明制造电容器的工艺进行说明，而省略了电容器制造工艺之外的其他工艺的描述。图8A 图81是描绘制造图6中所示电容器的方法的横断面视图。为了便于说明，省略了在半导体衬底101上的晶体管、第一中间层绝缘膜等。首先，如图8A中所示，在由单晶硅形成的半导体衬底101上形成第二中间层绝缘膜119。其后，在指定位置处打开接触孔，并在半导体衬底的整个表面上形成阻挡金属121a和金属121b。其后，使用CMP法将在第二中间层绝缘膜119上形成的阻挡金属121a的一部分和金属121b的一部分除去,从而形成导电塞121。随后,在整个表面上形成由氮化娃制成的第三中间层绝缘膜122a、由氧化硅制成的第四中间层绝缘膜122b和由氮化硅制成的支持膜122c的层。其后，如图SB中所示，使用平板印刷和干法腐蚀技术，形成通过支持膜122c的圆柱孔132、第四中间层绝缘膜122b和第三中间层绝缘膜122a。以在平面上观察时圆柱孔为具有60nm直径的圆的方式,形成圆柱孔。另外，以相邻圆柱孔的最近间隔为60nm的方式形成圆柱孔。以此方式，将导电塞121的上表面暴露在圆柱孔的底部上。随后，如图8c中所示，在包括圆柱孔132内表面的整个表面上形成TiN膜123a，其为电容器下电极用材料。可使用TiCl4和NH3作为源通过CVD法在380°C 650°C的温度下形成TiN膜。在该实施方案中，在450°C下形成TiN膜。将膜厚度设定为10nm。可使用上述源通过ALD法形成所述TiN膜。由于形成了 TiN膜123a，所以形成了新的圆柱孔132a。可确定TiN膜的厚度，使得在孔侧壁处实际的膜厚度为5nm 15nm。如图8D中所示，在整个表面上形成保护膜134如氧化硅膜以掩埋圆柱孔132a。其后，将都在支持膜122c的上表面上形成的保护膜132的一部分和TiN膜123a的一部分除 去，由此形成下电极123。随后，如图8E中所示，在支持膜122c中形成开口 131。如图7的平面图所示，开口131的图案与第四中间层绝缘膜122b的一部分、下电极123的一部分和残留在下电极内部中的保护膜134的一部分重叠。因此，用于形成开口 231的干法腐蚀将下电极123的顶部的一部分和保护膜134以及在第四中间层绝缘膜122b上形成的支持膜122c除去。其后，如图8F中所示，将暴露在开口 131内部的第四中间层绝缘膜122b除去。例如，当使用氢氟酸溶液(HF溶液)对第四中间层绝缘膜进行腐蚀时，支持膜122c几乎不被腐蚀，因为其由氮化硅制成，但将都由氧化硅形成的第四中间层绝缘膜122b和保护膜134两者除去。由于使用腐蚀溶液进行腐蚀，所以将不仅是直接在开口 131下面的，还将支持膜122c下面的氧化硅膜都除去。鉴于此，支持下电极123的支持膜122c和下电极123保留在中空空间内，并使得下电极123的表面露出。在这种腐蚀中，由氮化硅制成的第三中间层绝缘膜122c充当腐蚀终止物，由此防止第二中间层绝缘膜119被腐蚀。随后，如图8G中所示，形成介电膜124。所述介电膜124具有8nm的总厚度，其从下电极开始包括Inm 4nm的ZrO膜部分和4nm 7nm的掺杂Al的TiO膜部分。由于通过ALD法形成的膜具有优异的阶梯覆盖，所以在下电极表面的整个部分上形成介电膜124，其暴露在中空空间中。不能将介电膜124限制为该实例，而可作为在下电极上形成的掺杂Al的ZrO膜或如上所述的掺杂Al的ZrO膜和掺杂Al的TiO膜的多层结构实施。其后，如图8H中所示，形成RuO2膜，其用于形成第一上电极125a。将这种膜的厚度设定为10nm。随后，如图81中所示，形成掺杂硼(B)的硅-锗膜(B-SiGe膜)，其用于形成第二上电极125b。在图8H中的形成第一上电极125a的步骤中，中空空间仍保留，且空间在几个位置处。在该状态下，如果通过物理气相沉积(PVD)法形成用于形成平板电极125c的钨，则所述空间不必完全填满，这是因为PVD法具有差的阶梯覆盖。即使在完成半导体装置的步骤中，空间仍存在于电容器周围。残留的空间导致机械强度下降，由此造成电容器特性因在如下包装工艺中产生的应力而发生变化的问题。因此，形成B-SiGe膜的目的是通过填满并除去残留空间而提高对机械应力的抵抗性。使用锗烷(GeH4)、单硅烷(SiH4)和三氯化硼(BCl3)作为源，通过CVD法能够形成所述B-SiGe膜。通过这种CVD法形成的B-SiGe膜具有优异的阶梯覆盖，并能够填满中空空间。在用于形成第二上电极125b的B-SiGe膜之后，形成钨(W)膜，其用于形成第三上电极125c，以使用制得的结构作为覆盖整个存储单元区域的电流供应板。通过PVD法在25°C 300°C下能够形成所述W膜。将包括从第一上电极125a到第三上电极125c的结构称作上电极125，如图6中所示。其后，如图6中所示，实施形成第五中间层绝缘膜126的工艺以及如下工艺，由此制造DRAM的半导体装置。在这个示例性实施方案中所述的DRAM涉及具有超高密度的最先进DRAM的构造及其制造方法。即使具有三维结构，如果不需要强化所述结构，则不需要形成B-SiGe的工艺。
在具有金红石晶体结构的TiO膜的情况中，能够将电容率提高至约60 80的范围，由此能够使得EOT比具有锐钛矿晶体结构的TiO膜的EOT更小。结果，可应用于F=30nm节点以下的DRAM。
权利要求
1.一种形成具有金红石晶体结构的氧化钛膜的方法，所述方法包括 形成无定形氧化锆膜的步骤； 通过原子层沉积(ALD)法使用甲基环戊二烯基三(二甲基氨基)钛作为钛前体在所述无定形氧化锆膜上形成无定形氧化钛膜的步骤；以及 通过在300°C以上的温度下的退火至少使所述无定形氧化钛膜结晶的步骤。
2.如权利要求I所述的形成氧化钛膜的方法，其中所述形成无定形氧化锆膜的步骤包括通过ALD法形成膜厚度为0. Inm 4nm的氧化错膜。
3.如权利要求I所述的形成氧化钛膜的方法，其中在低于300°C的温度下实施所述通过ALD法形成无定形氧化钛膜的步骤。
4.如权利要求I所述的形成氧化钛膜的方法，其中所述通过ALD法形成无定形氧化钛膜的步骤包括重复实施循环，直至所述无定形氧化钛膜的厚度变为3. 5nm以上，所述循环包括如下工艺 (1)将所述钛前体引入反应室中，并使得所述钛前体吸附在所述无定形氧化锆膜的表面上； (2)通过吹扫气体将所述钛前体的未被吸附的一部分从所述反应室中排出； (3)使用反应气体将所述钛前体氧化；以及 (4)对所述反应气体的未反应的一部分进行吹扫。
5.一种制造半导体装置的方法，所述半导体装置包括电容器，所述方法包括 在电容器用下电极上形成无定形氧化锆膜的步骤； 通过原子层沉积(ALD)法使用甲基环戊二烯基三(二甲基氨基)钛作为钛前体在所述氧化锆膜上形成无定形氧化钛膜的步骤； 通过在300°C 700°C的温度下的退火至少使所述无定形氧化钛膜结晶的步骤；以及 在所述经退火的氧化钛膜上形成电容器用上电极的步骤。
6.如权利要求5所述的制造半导体装置的方法，其中所述形成无定形氧化锆膜的步骤包括通过ALD法形成膜厚度为0. Inm 4nm的氧化锆膜。
7.如权利要求5所述的制造半导体装置的方法，其中在低于300°C的温度下实施所述通过ALD法形成无定形氧化钛膜的步骤。
8.如权利要求5所述的制造半导体装置的方法，其中所述通过ALD法形成无定形氧化钛膜的步骤包括重复实施循环，直至所述无定形氧化钛膜的厚度变为3. 5nm以上，所述循环包括如下工艺 (1)将所述钛前体引入反应室中，并使得所述钛前体吸附在所述无定形氧化锆膜的表面上； (2)通过吹扫气体将所述钛前体的未被吸附的一部分从所述反应室中排出； (3)使用反应气体将所述钛前体氧化；以及 (4)对所述反应气体的未反应的一部分进行吹扫。
9.如权利要求5所述的制造半导体装置的方法，其中在氧化气氛中实施所述通过退火进行结晶的步骤。
10.如权利要求5所述的制造半导体装置的方法，其中所述形成无定形氧化锆的步骤和所述形成无定形氧化钛膜的步骤中的至少一个步骤包括形成掺杂铝的层。
11.如权利要求10所述的制造半导体装置的方法，其中，在所述掺杂铝的层中，Al原子在一个层中的面密度小于I. 4E+14个原子/cm2。
12.如权利要求5所述的制造半导体装置的方法，其中形成TiN膜或具有5.IeV以上功函的膜作为所述下电极。
13.如权利要求5所述的制造半导体装置的方法，其中所述形成上电极的步骤包括在与所述氧化钛膜接触的部分上形成具有5. IeV以上功函的膜。
14.如权利要求13所述的制造半导体装置的方法，其中以冠形形状形成所述下电极，且所述方法还包括形成与所述下电极的上部接触的支持膜的步骤。
15.如权利要求14所述的制造半导体装置的方法，其中所述形成上电极的步骤在形成具有5. IeV以上功函的膜之后还包括形成由掺杂硼的硅-锗膜制成的第二上电极。
全文摘要
本发明提供一种形成具有金红石晶体结构的氧化钛膜的方法，所述金红石晶体结构具有高电容率。所述方法包括形成无定形氧化锆膜的步骤；通过原子层沉积(ALD)法使用甲基环戊二烯基三(二甲基氨基)钛作为钛前体在所述无定形氧化锆膜上形成无定形氧化钛膜的步骤；以及通过在300℃以上的温度下的退火至少使所述无定形氧化钛膜结晶的步骤。
文档编号H01L21/8242GK102810515SQ20121015887
公开日2012年12月5日 申请日期2012年5月21日 优先权日2011年5月31日
发明者清村贵利, 广田俊幸, 两角友一朗, 菱屋晋吾 申请人:尔必达存储器株式会社, 东京毅力科创株式会社