Mos器件及其制作方法、cmos器件的制作方法
【专利摘要】本发明提供一种MOS器件、一种MOS器件的制作方法和两种CMOS器件的制作方法。所述MOS器件的制作方法包括：提供衬底，衬底上包括多晶硅栅；在衬底和多晶硅栅上依次形成中间层、隔离层和第一层间介质层；使第一层间介质层的上表面与隔离层的上表面齐平；去除多晶硅栅上方的隔离层、多晶硅栅上方的中间层和多晶硅栅，形成沟槽；在沟槽中形成金属栅极；进行平坦化处理，使金属栅极的上表面、第一层间介质层的上表面、隔离层的上表面和中间层的上表面齐平；去除位于金属栅极侧壁的中间层，形成空隙；在第一层间介质层、隔离层、空隙和金属栅极的上表面形成第二层间介质层。本发明可精确控制金属栅极的厚度，降低寄生电容，提高器件性能。
【专利说明】MOS器件及其制作方法、CMOS器件的制作方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种MOS(金属氧化物半导体)器件、一种MOS器件的制作方法和两种CMOS (互补金属氧化物半导体)器件的制作方法。
【背景技术】
[0002]随着集成电路制造技术的不断发展，MOS器件的特征尺寸也越来越小。在MOS器件特征尺寸不断缩小情况下，为了降低MOS器件栅极的寄生电容，提高器件速度，高K栅介电层与金属栅电极的栅极叠层结构被引入到MOS器件中。
[0003]为避免金属栅电极的金属材料对器件其他结构的影响，所述金属栅电极与高K栅介电层的栅极叠层结构通常采用栅极替代工艺制作。在该工艺中，在源/漏区注入前，在待形成的栅电极位置首先形成由多晶硅构成的伪栅极，所述伪栅极用于自对准形成源漏区等工艺处理。而在形成源漏区之后，会移除所述伪栅极并在伪栅极的位置形成栅极开口，之后，再在所述栅极开口中依次填充高K栅介电层与金属栅电极。由于金属栅电极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。
[0004]然而，采用上述栅极替代工艺制作MOS器件仍存在着挑战。随着栅极长度的进一步缩小，这种问题更加严重。例如，在该工艺中，由于负载效应(Loading effect)和化学机械研磨工艺中的非均匀性等，导致不能精确控制金属栅极的厚度。此外，现有技术中栅电极具有很大的寄生电容，最终会影响器件的开关速度等。
[0005]因此，如何精确控制金属栅极的厚度且降低器件的寄生电容就成为本领域技术人员亟待解决的问题之一。
【发明内容】
[0006]本发明解决的问题是提供一种MOS器件、一种MOS器件的制作方法和两种CMOS器件的制作方法，既可以精确控制金属栅极的厚度，又可以降低寄生电容，最终提高器件性倉泛。
[0007]为解决上述问题，本发明提供了一种MOS器件的制作方法，包括:
[0008]提供衬底，所述衬底上包括多晶硅栅，所述多晶硅栅两侧的衬底中包括源/漏区:
[0009]在所述衬底和所述多晶硅栅上依次形成中间层、隔离层和第一层间介质层:
[0010]进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平；
[0011]去除所述多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平；
[0012]去除所述多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述多晶硅栅的上表面齐平；
[0013]去除所述多晶硅栅，形成沟槽；[0014]在所述沟槽中形成金属栅极；
[0015]进行平坦化处理，使所述金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平；
[0016]去除位于所述金属栅极侧壁的所述中间层，形成空隙；
[0017]在所述第一层间介质层、所述隔离层、所述空隙和所述金属栅极的上表面形成第
二层间介质层。
[0018]为解决上述问题，本发明还提供了一种CMOS器件的制作方法，包括:
[0019]提供衬底，所述衬底包括第一区域和第二区域，与所述第一区域对应的衬底上包括第一多晶硅栅，与所述第二区域对应的衬底上包括第二多晶硅栅；
[0020]在所述衬底、所述第一多晶硅栅和所述第二多晶硅栅上依次形成中间层、隔离层和第一层间介质层；
[0021]进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平；
[0022]在所述第二区域对应的隔离层和第一层间介质层上形成第一硬掩模层；
[0023]去除所述第一多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平；
[0024]去除所述第一多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述第一多晶娃栅的上表面齐平；
[0025]去除所述第一多晶硅栅，形成第一沟槽；
[0026]在所述第一沟槽中形成第一金属栅极，去除所述第一硬掩模层，且第一金属栅极的上表面与所述第一层间介质层的上表面齐平；
[0027]在所述第一区域对应的隔离层和第一层间介质层上形成第二硬掩模层；
[0028]去除所述第二多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平；
[0029]去除所述第二多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述第二多晶硅栅的上表面齐平；
[0030]去除所述第二多晶硅栅，形成第二沟槽；
[0031]在所述第二沟槽中形成第二金属栅极；
[0032]进行平坦化处理，去除所述第二硬掩模层，且使所述第一金属栅极的上表面、所述第二金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平；
[0033]去除位于所述第一金属栅极侧壁和所述第二金属栅极侧壁的所述中间层，形成空隙；
[0034]在所述第一层间介质层、所述隔离层、所述空隙、所述第一金属栅极和所述第二金属栅极的上表面形成第二层间介质层。
[0035]为解决上述问题，本发明还提供了一种CMOS器件的制作方法，包括:
[0036]提供衬底，所述衬底包括第一区域和第二区域，与所述第一区域对应的衬底上包括第一多晶硅栅，与所述第二区域对应的衬底上包括第二多晶硅栅；
[0037]在所述衬底、所述第一多晶硅栅和所述第二多晶硅栅上依次形成中间层、隔离层和第一层间介质层；[0038]进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平；
[0039]去除所述第一多晶硅栅上方的所述隔离层，且去除所述第二多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平；
[0040]去除所述第一多晶硅栅上方的所述中间层，且去除所述第二多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述第一多晶硅栅或所述第二多晶硅栅的上表面齐平；
[0041]去除所述第一多晶硅栅，形成第一沟槽，且去除所述第二多晶硅栅，形成第二沟槽；
[0042]在所述第一沟槽中形成第一金属栅极，且在所述第二沟槽中形成第二金属栅极；
[0043]进行平坦化处理，使所述第一金属栅极的上表面、所述第二金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平；
[0044]去除位于所述第一金属栅极侧壁和所述第二金属栅极侧壁的所述中间层，形成空隙；
[0045]在所述第一层间介质层、所述隔离层、所述空隙、所述第一金属栅极和所述第二金属栅极的上表面形成第二层间介质层。
[0046]为解决上述问题，本发明还提供了一种MOS器件，包括:
[0047]衬底:
[0048]位于所述衬底上的金属栅极；
[0049]依次位于所述金属栅极两侧的衬底上的中间层、第一隔离层和第一层间介质层；
[0050]位于所述第一层间介质层侧壁的第二隔离层，所述第二隔离层与所述中间层的对应边缘对齐；
[0051]所述金属栅极与所述第二隔离层和中间层之间存在空隙；
[0052]位于所述金属栅极、第一层间介质层、所述空隙和第二隔离层上表面的第二层间介质层。
[0053]与现有技术相比，本发明技术方案具有以下优点:
[0054]I)先在衬底和多晶硅栅上依次形成中间层和隔离层，然后将多晶硅栅替换为金属栅极，在形成金属栅极之后，去除金属栅极侧壁的中间层，从而在金属栅极的两侧形成空隙(air gap)，由于该空隙很小，因此第二层间介质层不会填充该空隙，即该空隙会始终存在，因此最终可以降低MOS器件的寄生电容，提高器件的性能。
[0055]2)所述多晶硅栅上方的所述隔离层、所述多晶硅栅上方的所述中间层和所述多晶硅栅都可以在同一干法刻蚀腔室中被去除，从而工艺比较简单，节省生产成本。
[0056]3)通过合理选择第一层间介质层、中间层和隔离层的材质，使中间层和隔离层的刻蚀选择比、中间层和第一层间介质层的刻蚀选择比、隔离层和第一层间介质层的刻蚀选择比都比较大，从而可以减小金属栅极和多晶硅栅的厚度差，最终可以精确控制金属栅极的厚度，保证器件的性能稳定。
【专利附图】
【附图说明】
[0057]图1至图7是本发明实施例中MOS器件的制作方法的示意图；
[0058]图8至图13是本发明实施例中一种CMOS器件的制作方法的示意图；[0059]图14至图18是本发明实施例中另一种CMOS器件的制作方法的示意图。
【具体实施方式】
[0060]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0061]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
[0062]正如【背景技术】部分所述，现有技术中MOS器件(包括CMOS器件)的寄生电容比较大，且多晶硅栅和金属栅极的厚度差比较大(经过多次刻蚀处理后，金属栅极的厚度是多晶硅栅的一半左右)，导致金属栅极的厚度不易控制，器件性能较差。
[0063]针对上述缺陷，本发明提供了 一种MOS器件、一种MOS器件的制作方法和两种CMOS器件的制作方法。所述MOS器件中金属栅极两侧存在空隙，从而可以降低其寄生电容。所述MOS器件的制作方法中，先在多晶硅栅两侧形成由可去除(disposable)的材质构成的中间层，然后使金属栅极替换所述多晶硅栅之后，去除金属栅极两侧的中间层，从而在金属栅极的两侧形成了空隙，最终可以降低其寄生电容。所述CMOS器件的两种制作方法中，同样是在NMOS器件或PMOS器件对应的多晶硅栅两侧形成由可去除的材质构成的中间层，然后使对应的金属栅极替换所述多晶硅栅之后，去除金属栅极两侧的中间层，以在金属栅极的两侧形成空隙。两种CMOS器件的制作方法的不同之处在于，既可以先使一种类型的金属栅极替换对应的多晶硅栅，再使另一种类型的金属栅极替换对应的多晶硅栅，然后在平坦化处理后，同时去除两种类型的金属栅极侧壁的中间层；也可以同时去除两种类型的多晶硅栅，再分别形成对应的金属栅极，然后在平坦化处理后，同时去除两种类型的金属栅极侧壁的中间层。
[0064]下面结合附图进行详细说明。
[0065]本实施方式提供了一种MOS器件的制作方法，包括:
[0066]步骤SI，提供衬底，所述衬底上包括多晶硅栅，所述多晶硅栅两侧的衬底中包括源/漏区:
[0067]步骤S2，在所述衬底和所述多晶硅栅上依次形成中间层、隔离层和第一层间介质层；
[0068]步骤S3，进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平；
[0069]步骤S4，去除所述多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平；
[0070]步骤S5，去除所述多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述多晶硅栅的上表面齐平；
[0071]步骤S6，去除所述多晶硅栅，形成沟槽；
[0072]步骤S7，在所述沟槽中形成金属栅极；
[0073]步骤S8，进行平坦化处理，使所述金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平；[0074]步骤S9，去除位于所述金属栅极侧壁的所述中间层，形成空隙；
[0075]步骤S10，在所述第一层间介质层、所述隔离层、所述空隙和所述金属栅极的上表面形成第二层间介质层。
[0076]所述MOS器件可以是NMOS器件，也可以是PMOS器件。
[0077]参考图1所示，提供衬底101，在所述衬底101上形成栅介质层102和多晶硅栅103，且在多晶硅栅103两侧的衬底101上形成侧墙104。
[0078]在形成侧墙104之后，可以以所述侧墙104和多晶硅栅103为掩模，在多晶硅栅103两侧的衬底101中形成源/漏区(图中未示出)，其对于本领域的技术人员是熟知的，在此不再赘述。
[0079]所述栅介质层102的材质可以为高k材料，如:Hf02、HFSiO, HfON, La203、LaAlO、A1203、ZrO2, ZrSiO、TiO2或Y2O3 ;也可以为氧化硅等材料。
[0080]需要说明的是，当栅介质层102为高k材料时，为了提高栅介质层102和衬底101的界面特性，还可以在衬底101与栅介质层102之间设置界面层(图中未示出)。
[0081]接着，在所述衬底101和所述多晶硅栅103上形成中间层105。
[0082]所述中间层105需要在后续步骤中去除，因此所述中间层105需要选择易被去除(如:易被烧掉)的材质。具体地，所述中间层105的材质可以是无定形碳和有机抗反射材料中的一种或多种，其厚度范围可以包括:30人~60人Jf述有机抗反射材料包括:底部抗反射涂层(Bottom ant1-reflectivecoating,简称BARC)或有机分布层(OrganicDistribution Layer,简称 0DL)。
[0083]本实施例中所述中间层105的材质为无定形碳，其采用化学气相沉积工艺形成。
[0084]接着，在所述中间层105上形成隔离层106。
[0085]所述隔离层106的材质可以包括:氮化硅和氮氧化硅中的一种或两种；其厚度范围可以包括:150A?3()0Au
[0086]所述中间层105和所述隔离层106的刻蚀选择比比较大，本实施例中所述中间层105和所述隔离层106的刻蚀选择比可以为8?20，如:10。
[0087]接着，在所述隔离层106上形成第一层间介质层107。
[0088]本实施例中所述中间层105和所述第一层间介质层107的刻蚀选择比范围可以为8?20，如:10 ;所述隔离层106和所述第一层间介质层107的刻蚀选择比范围可以为8?20，如:10。
[0089]结合参考图2所示，接着，采用化学机械研磨(CMP)或回刻(etch back)方法，以隔离层106为停止层，使第一层间介质层107和隔离层106的上表面齐平。
[0090]结合参考图3所示，接着，去除所述多晶硅栅103上方对应的所述隔离层106。
[0091]所述隔离层106可以采用干法刻蚀去除，剩余的隔离层106的上表面与所述中间层105的上表面齐平。
[0092]由于所述隔离层106与所述第一层间介质层107的刻蚀选择比比较大，因此在刻蚀去除所述隔离层106的同时，所述第一层间介质层107基本没有损失。
[0093]接着，去除所述多晶硅栅103上方的中间层105。
[0094]所述中间层105可以采用干法刻蚀去除，剩余的中间层105的上表面与所述多晶娃栅103的上表面齐平。[0095]由于所述中间层105与所述隔离层106的刻蚀选择比比较大，所述中间层105与所述第一层间介质层107的刻蚀选择比也比较大，因此在刻蚀去除所述中间层105的同时，剩余的所述隔离层106和所述第一层间介质层107基本没有损失。
[0096]结合参考图4所示，接着，去除所述多晶硅栅103，形成沟槽。
[0097]所述多晶硅栅103可以采用干法刻蚀方法去除。
[0098]优选地，本实施例中上述去除部分隔离层106、部分中间层105和多晶硅栅103的三个步骤可以在同一个干法刻蚀腔室中去除，从而可以简化工艺，节省生产成本。
[0099]接着，在所述沟槽中依次形成功函数金属层108和栅极金属层109，所述功函数金属层108和栅极金属层109组成金属栅极。
[0100]所述功函数金属层108和栅极金属层109对于本领域的技术人员是熟知的，在此不再赘述。在本发明的其他实施例中，还可以省却形成功函数金属层108的步骤，其不限制本发明的保护范围。
[0101]需要说明的是，当栅介质层102为高k材料时，则可以直接形成功函数金属层108和栅极金属层109 ;当栅介质层102为氧化硅时，则需要先去除所述栅介质层102，然后在衬底102上形成高k材料构成的新的栅介质层，总之，本实施例形成的栅极结构至少为高k栅介质层和金属栅极的堆叠结构。
[0102]由于在刻蚀去除所述隔离层106的同时，所述第一层间介质层107几乎没有损失；在刻蚀去除所述中间层105的同时，剩余的所述隔离层106和所述第一层间介质层107几乎没有损失，因此可以保证金属栅极的厚度与所述多晶硅栅的厚度基本一致，从而通过控制多晶娃棚的厚度，就可以精确控制金属棚极的厚度。
[0103]结合参考图5所示，采用化学机械研磨方法进行平坦化处理，使功函数金属层108、栅极金属层109、侧墙104、中间层105、隔离层106和第一层间介质层107的上表面齐平。
[0104]结合参考图6所示，接着，去除位于所述金属栅极侧壁的所述中间层105，形成空隙110，隔离层106下方的中间层105被保留。
[0105]本实施例中所述中间层105可以采用灰化方法去除，从而操作简单，对其它结构的影响小。
[0106]结合参考图7所示，接着，形成第二层间介质层111。
[0107]由于所述空隙110的尺寸很小，因此在形成第二层间介质层111时，所述第二层间介质层111不会填充所述空隙110，从而在形成第二层间介质层111之后，所述空隙110仍然存在，从而可以保证MOS器件的寄生电容比较小。
[0108]所述MOS器件的后续制作过程与现有技术相同，在此不再赘述。
[0109]相应地，本实施方式还提供了一种MOS器件，包括:
[0110]衬底:
[0111]位于所述衬底上的金属栅极；
[0112]依次位于所述金属栅极两侧的衬底上的中间层、第一隔离层和第一层间介质层；
[0113]位于所述第一层间介质层侧壁的第二隔离层，所述第二隔离层与所述中间层的对应边缘对齐；
[0114]所述金属栅极与所述第二隔离层和中间层之间存在空隙；[0115]位于所述金属栅极、第一层间介质层、所述空隙和第二隔离层上表面的第二层间介质层。
[0116]其中，所述中间层的材质包括:无定形碳和有机抗反射材料中的一种或多种；所述中间层的厚度范围包括
【权利要求】
1.一种MOS器件的制作方法，其特征在于，包括: 提供衬底，所述衬底上包括多晶硅栅，所述多晶硅栅两侧的衬底中包括源/漏区: 在所述衬底和所述多晶硅栅上依次形成中间层、隔离层和第一层间介质层: 进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平； 去除所述多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平； 去除所述多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述多晶硅栅的上表面齐平； 去除所述多晶硅栅，形成沟槽； 在所述沟槽中形成金属栅极； 进行平坦化处理，使所述金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平； 去除位于所述金属栅极侧壁的所述中间层，形成空隙； 在所述第一层间介质层、所述隔离层、所述空隙和所述金属栅极的上表面形成第二层间介质层。
2.如权利要求1所述的MOS器件的制作方法，其特征在于，所述中间层的材质包括:无定形碳和有机抗反射材料中的一种或多种；所述中间层的厚度范围包括:
3.如权利要求1或2所述的MOS器件的制作方法，其特征在于，所述隔离层的材质包括:氮化硅和氮氧化硅中的一种或两种；所述隔离层的厚度范围包括:
4.如权利要求1所述的MOS器件的制作方法，其特征在于，所述中间层和所述隔离层的刻蚀选择比范围包括:8~20。
5.如权利要求1所述的MOS器件的制作方法，其特征在于，所述中间层和所述第一层间介质层的刻蚀选择比范围包括:8~20 ;所述隔离层和所述第一层间介质层的刻蚀选择比范围包括:8~20。
6.如权利要求1所述的MOS器件的制作方法，其特征在于，所述多晶硅栅上方的所述隔离层、所述多晶硅栅上方的所述中间层和所述多晶硅栅在同一干法刻蚀腔室中被去除。
7.如权利要求1所述的MOS器件的制作方法，其特征在于，所述衬底和所述多晶硅栅之间包括高K栅介质层；形成所述金属栅极包括依次形成功函数金属层和栅极金属层。
8.如权利要求1所述的MOS器件的制作方法，其特征在于，所述中间层采用化学气相沉积工艺形成；去除位于所述金属栅极侧壁的所述中间层采用灰化方法实现。
9.一种CMOS器件的制作方法，其特征在于，包括: 提供衬底，所述衬底包括第一区域和第二区域，与所述第一区域对应的衬底上包括第一多晶硅栅，与所述第二区域对应的衬底上包括第二多晶硅栅； 在所述衬底、所述第一多晶硅栅和所述第二多晶硅栅上依次形成中间层、隔离层和第一层间介质层； 进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平； 在所述第二区域对应的隔离层和第一层间介质层上形成第一硬掩模层； 去除所述第一多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平；去除所述第一多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述第一多晶硅栅的上表面齐平； 去除所述第一多晶硅栅，形成第一沟槽； 在所述第一沟槽中形成第一金属栅极，去除所述第一硬掩模层，且第一金属栅极的上表面与所述第一层间介质层的上表面齐平； 在所述第一区域对应的隔离层和第一层间介质层上形成第二硬掩模层； 去除所述第二多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平； 去除所述第二多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述第二多晶硅栅的上表面齐平； 去除所述第二多晶硅栅，形成第二沟槽； 在所述第二沟槽中形成第二金属栅极； 进行平坦化处理，去除所述第二硬掩模层，且使所述第一金属栅极的上表面、所述第二金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平； 去除位于所述第一金属栅极侧壁和所述第二金属栅极侧壁的所述中间层，形成空隙；在所述第一层间介质层、所述隔离层、所述空隙、所述第一金属栅极和所述第二金属栅极的上表面形成第二层间介质层。
10.如权利要求9所述的CMOS器件的制作方法，其特征在于，所述中间层的材质包括:无定形碳和有机抗反射材料中的一种或多种；所述中间层的厚度范围包括:
11.如权利要求9或10所述的CMOS器件的制作方法，其特征在于，所述隔离层的材质包括:氮化硅和氮氧化硅中的一种或两种；所述隔离层的厚度范围包括:
12.如权利要求9所述的CMOS器件的制作方法，其特征在于，所述第一多晶硅栅上方的所述隔离层、所述第一多晶硅栅上方的所述中间层和所述第一多晶硅栅在同一干法刻蚀腔室中被去除；所述第二多晶硅栅上方的所述隔离层、所述第二多晶硅栅上方的所述中间层和所述第二多晶硅栅在同一干法刻蚀腔室中被去除。
13.如权利要求9所述的CMOS器件的制作方法，其特征在于，所述第一硬掩模层或第二硬掩模层的材质包括:氮化钛或氮化钽。
14.一种CMOS器件的制作方法，其特征在于，包括: 提供衬底，所述衬底包括第一区域和第二区域，与所述第一区域对应的衬底上包括第一多晶硅栅，与所述第二区域对应的衬底上包括第二多晶硅栅； 在所述衬底、所述第一多晶硅栅和所述第二多晶硅栅上依次形成中间层、隔离层和第一层间介质层； 进行平坦化处理，使所述第一层间介质层的上表面与所述隔离层的上表面齐平；去除所述第一多晶硅栅上方的所述隔离层，且去除所述第二多晶硅栅上方的所述隔离层，剩余的所述隔离层的上表面与所述中间层的上表面齐平； 去除所述第一多晶硅栅上方的所述中间层，且去除所述第二多晶硅栅上方的所述中间层，剩余的所述中间层的上表面与所述第一多晶硅栅或所述第二多晶硅栅的上表面齐平；去除所述第一多晶硅栅，形成第一沟槽，且去除所述第二多晶硅栅，形成第二沟槽；在所述第一沟槽中形成第一金属栅极，且在所述第二沟槽中形成第二金属栅极； 进行平坦化处理，使所述第一金属栅极的上表面、所述第二金属栅极的上表面、所述第一层间介质层的上表面、所述隔离层的上表面和所述中间层的上表面齐平； 去除位于所述第一金属栅极侧壁和所述第二金属栅极侧壁的所述中间层，形成空隙；在所述第一层间介质层、所述隔离层、所述空隙、所述第一金属栅极和所述第二金属栅极的上表面形成第二层间介质层。
15.如权利要求14所述的CMOS器件的制作方法，其特征在于，所述中间层的材质包括:无定形碳和有机抗反射材料中的一种或多种；所述中间层的厚度范围包括:
16.如权利要求14所述的CMOS器件的制作方法，其特征在于，所述隔离层的材质包括:氮化硅和氮氧化硅中的一种或两种；所述隔离层的厚度范围包括:
17.如权利要求14所述的CMOS器件的制作方法，其特征在于，所述第一多晶硅栅上方的所述隔离层、所述第二多晶硅栅上方的所述隔离层、所述第一多晶硅栅上方的所述中间层、所述第二多晶硅栅上方的所述中间层、所述第一多晶硅栅和所述第二多晶硅栅在同一干法刻蚀腔室中被去除。
18.一种MOS器件，其特征在于，包括: 衬底； 位于所述衬底上的金属栅极； 依次位于所述金属栅极两侧的衬底上的中间层、第一隔离层和第一层间介质层； 位于所述第一层间介质层侧壁的第二隔离层，所述第二隔离层与所述中间层的对应边缘对齐； 所述金属栅极与所述第二隔离层和中间层之间存在空隙； 位于所述金属栅极、第一层间介质层、所述空隙和第二隔离层上表面的第二层间介质层。
19.如权利要求18所述的MOS器件，其特征在于，所述中间层的材质包括:无定形碳和有机抗反射材料中的一种或多种；所述中间层的厚度范围包括:
20.如权利要求18所述的MOS器件，其特征在于，所述第一隔离层或第二隔离层的材质包括:氮化硅和氮氧化硅中的一种或两种；所述第一隔离层的厚度范围包括:
【文档编号】H01L21/336GK103578989SQ201210254234
【公开日】2014年2月12日 申请日期:2012年7月20日 优先权日:2012年7月20日
【发明者】李凤莲, 韩秋华, 倪景华 申请人:中芯国际集成电路制造(上海)有限公司