一种晶体管和晶体管阵列的制作方法
【专利摘要】本发明提供了一种晶体管，包括压电体、第一电极和第二电极，其中，所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力；所述压电体的材料在所述应变或应力作用下产生压电效应。相应地，本发明还提供一种晶体管阵列。在压电体的一端的电极施加应变、应力或者压强使压电体发生相应的形变，产生的压电电势可以对压电体材料和电极材料之间的界面势垒进行有效地调控，起到与场效应晶体管中栅极电压相似的作用。本发明的晶体管或晶体管阵列，可以应用在微纳机电系统、纳米机器人、人机交互界面和可弯曲传感器等领域。
【专利说明】—种晶体管和晶体管阵列
【技术领域】
[0001]本发明涉半导体器件领域，特别是涉及一种应用在微纳机电系统、纳米机器人、人机交互界面和可弯曲传感器等领域的晶体管和晶体管阵列。
【背景技术】
[0002]传统的基于半导体纳米线的电子器件中研究最多的是单沟道场效应晶体管(FET)，其结构示意图参见图1，其中源极I和漏极2位于纳米线的两端，缠绕纳米线的栅极3施加电压在纳米线沟道上。在源极I和漏极2之间加一个外加电压VDS，半导体器件中的载流子输运过程通过栅极电压来调控或触发。这种基于半导体纳米线的单沟道场效应晶体管，虽然利用了半导体纳米线控制器件中的载流子输运过程，但是，与传统的单沟道场效应晶体管的工作原理一样，仍然需要在栅极施加电压。因此，现有的基于半导体纳米线的单沟道场效应晶体管的结构较复杂，在集成电路领域例如触摸板上使用时，其设计和制造难度较高或不可实现。
【发明内容】
[0003]本发明的目的在于提供一种利用压电材料在受应力、应变作用下产生压电电势对界面处载流子输运进行调控的压电电子学晶体管，可以方便地进行器件集成。
[0004]为实现上述目的，本发明提供一种晶体管，包括压电体、第一电极和第二电极，其中，
[0005]所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力；
[0006]所述压电体的材料在所述应变或应力作用下产生压电效应。
[0007]优选地，所述压电体为压电薄膜或一维压电结构，所述第一电极和第二电极的连线基本平行于所述压电薄膜的表面或一维压电材料；
[0008]优选地，所述压电体为一个或多个平行排列的一维压电结构，所述第一电极和第二电极相对设置在所述一维压电结构的两端。
[0009]优选地,所述一维压电结构包括压电纳米线、纳米丝、纳米棒、纳米柱或纳米带。
[0010]优选地，所述晶体管还包括封装层，所述压电体被封装在所述封装层中。
[0011]优选地，所述晶体管设置在基底上，所述第一电极和第二电极的连线基本平行于所述基底。
[0012]优选地，所述压电体为多个平行排列的一维压电结构，所述一维压电结构的轴线基本平行于所述基底表面。
[0013]优选地，所述压电体为压电薄膜，所述压电薄膜平行于所述基底，或者与所述基底之间有一夹角。
[0014]优选地，所述晶体管还包括封装层，所述压电体被封装在所述封装层中；所述第一电极和/或第二电极被封装在所述封装层中。[0015]优选地，所述晶体管设置在基底上，所述第一电极和第二电极的连线基本垂直于所述基底。
[0016]优选地，所述压电体为一个或多个平行排列的一维压电结构，所述一维压电结构的轴线基本垂直于所述基底表面。
[0017]优选地，所述压电体为压电薄膜，所述压电薄膜表面基本垂直于所述基底表面。
[0018]优选地，所述晶体管还包括封装层，所述压电体被封装在所述封装层中；所述第一电极和/或第二电极被封装在所述封装层中。
[0019]优选地，所述压电体的材料为纤锌矿结构的材料、闪锌矿结构的材料、铌酸锂结构的材料或具有半导体性能的材料。
[0020]优选地，所述压电体的材料为ZnO、GaN, CdS、InN、InGaN, CdTe, CdSe 或 ZnSn03。
[0021]优选地，所述封装层为聚二甲硅氧烷或SU-8胶。
[0022]优选地，所述第一电极和/或第二电极为选自铟锡金属氧化物、石墨烯或银纳米线膜涂层中的一种，或者金、银、钼、铝、镍、铜、钛、烙、硒或其合金中的一种。
[0023]优选地,所述基底为娃、氮化镓、导电金属板、导电陶瓷或镀有金属电极的高分子聚合物材料。
[0024]相应地，本发明还提供一种晶体管阵列，在基底上包括多个晶体管单元，每个所述晶体管单元包括压电体、第一电极和第二电极，其中，
[0025]所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力；
[0026]所述压电体的材料在所述应变或应力作用下产生压电效应。
[0027]优选地，所述晶体管单元的第一电极和第二电极的连线基本平行或垂直于所述基。
[0028]与现有技术相比，本发明具有的有益效果是:
[0029]本发明提供了一种晶体管及晶体管阵列，采用在应力或应变作用下产生压电效应的压电体的两端各连接一个电极的结构，利用了压电体受应力作用产生压电电势的原理，当在压电体的一端或两端施加应变、应力或者压强时，压电体发生相应的形变，进而在压电体内部产生一端为正一端为负的压电电势。产生的压电电势可以对晶体管中的压电体材料和电极材料之间的界面势垒有效地调控，起到与场效应晶体管中栅极电压相似的作用。因此，采用本发明的晶体管或晶体管阵列，通过加在晶体管上的应力应变可以对晶体管中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0030]另外，本发明提供的晶体管及晶体管阵列中的压电体采用一维结构的纳米压电材料，对应力、应变等反应灵敏，对于由空气或水的流动，机器引擎的运转转动，人体运动、肌肉伸缩、呼吸、心跳或是血液流动等产生的机械振动信号作用产生的压电电势即可驱动晶体管工作，可以应用在微纳机电系统、纳米机器人、人机交互界面和可弯曲传感器等领域。
【专利附图】
【附图说明】
[0031]通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。[0032]图1为现有技术中基于半导体纳米线的单沟道场效应晶体管结构示意图；
[0033]图2为本发明的晶体管实施例一的结构示意图；
[0034]图3为本发明的晶体管实施例二的结构示意图；
[0035]图4为本发明的晶体管实施例三的结构示意图；
[0036]图5为本发明的晶体管实施例四的结构示意图；
[0037]图6a为计算获得的外加力作用下ZnO纳米线内所产生的压电电场；
[0038]图6b为无外加应变时金属-半导体(η-型ZnO)界面的能带图；
[0039]图6c为施加外加应变时金属-半导体(η-型ZnO)界面的能带图；
[0040]图7为ZnO纳米线在不同外加力的情况下实际测量的源漏极电流和外加电压的关系O
【具体实施方式】
[0041]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。
[0043]传统的基于半导体纳米线的电子器件中研究最多的是单沟道场效应晶体管，但是这样的晶体管工作时，仍然需要在栅极施加电压来控制源极和漏极的导通，现有的基于半导体纳米线的单沟道场效应晶体管的结构较复杂，在集成电路领域例如触摸板上使用时，其设计和制造难度较高或不可实现。本发明提供了一种新型的晶体管，利用压电材料在受应力/应变作用下而产生的压电电势对源极和漏极的载流子输运进行调控，从而获得只有两个电极的压电电子学晶体管，这种晶体管可以应用在微纳机电系统、纳米机器人、人机交互界面和可弯曲传感器等领域。
[0044]压电效应是物质在应力作用下发生形变而产生一内部电势的现象，压电效应已经广泛应用于微机械传感，器件驱动和能源领域。用来制备电子和光电子器件的压电材料需要具有半导体特性，特别是纤锌矿材料，例如ZnO、GaN、InN和ZnS等，它们同时具有压电和半导体性质。目前，同时利用压电和半导体两个性质的耦合来制作器件的研究几乎没有。
[0045]以ZnO材料为例来阐释压电效应，ZnO是一种非中心对称的晶体，Zn2+正离子和02_负离子形成正四面体结构。无应力作用下，正电荷和负电荷中心重合，总偶极矩等于零。如果有应力加在正四面体的一个顶点上，正负离子的中心会相对错位，从而在晶体中引入偶极矩，所有单元偶极矩的叠加会在晶体中沿应变方向形成宏观的电势差，这就是压电电势(压电势)。压电势是由非移动的不能消除的离子电荷引起的，只要应力存在，压电势就存在，不过其大小受掺杂浓度影响。本发明将这种效应应用在晶体管中，因为压电势具有极性，它可以将源极和漏极的肖特基势垒有效高度往两个相反方向调节，这是一种非对称效应。
[0046]本发明的晶体管包括压电体、第一电极和第二电极，所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力；所述压电体的材料在所述应变或应力作用下产生压电效应。当在压电体的一端施加应变、应力或者压强使压电体发生相应的形变时，在压电体内部产生一端为正一端为负的压电电势。由于产生的压电电势可以对晶体管中的压电体材料和电极材料之间的界面势垒有效地调控，起到与传统场效应晶体管中栅极电压相似的作用。因此，采用本发明的晶体管，通过施加在晶体管上的应力应变可以对晶体管中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0047]本发明这的压电体可以为体体材料、压电薄膜或一维压电结构，特别是纳米线、纳米丝、纳米棒、纳米柱或纳米带。下面结合附图详细介绍本发明的实施例。
[0048]实施例一
[0049]本实施例中，晶体管设置在基底上，第一电极和第二电极的连线基本平行于所述基底，压电体为体材料，参见图2，晶体管设置在基底11上，基底11上包括晶体管的第一电极13、压电体12和第二电极14,第一电极13和/或第二电极14用于对压电体12施加应变、应力或压强16。其中，压电体12为体材料，可以为纤锌矿结构的体材料、闪锌矿结构的体材料、铌酸锂结构的体材料或者具有半导体性能的体材料，如ZnO、GaN, CdS、InN、InGaN,CdTe、CdSe或ZnSnO3等材料。本实施例中，压电体的制备方法为，通过半导体加工工艺中的光刻掩膜和薄膜淀积技术，在基底上按设计图案选择性地淀积压电体的材料。
[0050]第一电极13和第二电极14的材料都可以为选自铟锡金属氧化物、石墨烯或银纳米线膜涂层中的一种，或者金、银、钼、铝、镍、铜、钛、烙、硒或其合金中的一种；第一电极13和第二电极14可以采用相同的材料，也可以采用不同的材料。可以利用半导体加工工艺中的光刻掩膜和淀积技术，在制备完成的压电体12的两端掩膜淀积电极材料，完成具有导体-压电体-导体结构的新型晶体管的制备。通过半导体封装技术为制得的晶体管中的第一电极和第二电极引出电气通路至外部电路结构。制备电极以及引出电气通路的方法为现有半导体器件制备技术中的常规方法，在这里不做具体限定。
[0051]第一电极13和第二电极14分别为晶体管的源极和漏极，在源极和漏极之间施加电压Vds15，当在第一电极13和/或第二电极14施加应力、应变或压强16时，驱动压电体12在力的作用下产生相应形变,进而在压电体内部产生一端为正一端为负的压电电势场。产生的压电电势场可以对晶体管中源漏极之间(第一电极和第二电极之间)的压电体和电极材料之间的界面势垒有效地调控，起到与场效应晶体管中栅极电压相似的作用，可以通过加在晶体管上的应力应变等对器件中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0052]如图2中所示，为了增强晶体管的机械强度、延长晶体管的工作寿命，本实施例中的晶体管还可以包括封装层17，将压电体12封装在封装层17中；还可以将第一电极13和/或第二电极14用引线引出后也封装在封装层17中。封装层17可以为聚二甲硅氧烷(PDMS)或SU 8胶。优选地，封装层17采用弹性材料。
[0053]本实施例中，对第一电极13和/或第二电极14施加应力、应变或压强的方向不限于图2中所示的平行于基底的方向，也可以为其他方向的应力、应变或压强。
[0054]本实施例中，基底11可以为诸如聚酰亚胺(polyimide)和聚对苯二甲酸乙二醇酯(PET)等任何柔性材料，也可以为硅片和陶瓷之类的非柔性材料。例如基底可以为硅、氮化镓、导电金属板、导电陶瓷或镀有金属电极的高分子聚合物材料。对于柔性材料的基底，对第一电极13和/或第二电极14施加应力、应变或压强16还可以为弯折基底产生的应力、应变或压强。基底11可以为导电基底，也可以为不导电基底，对于导电基底，第一电极13和/或第二电极14可以不进行引出电气通路至外部电路结构步骤。
[0055]实施例二:
[0056]本实施例与实施例一的区别在于，晶体管的压电体为一维压电结构，所述所述一维压电结构可以包括压电纳米线、纳米丝、纳米棒、纳米柱或纳米带。本实施例中并不限定一维压电结构的数量，可以为一个一维压电结构，例如一根纳米线或纳米棒，或者为多个平行排列的一维压电结构，例如多根平行排列的纳米线或纳米棒。参见图3，压电体121为平行排列的纳米线或纳米棒，第一电极13和第二电极14相对设置在所述纳米线或纳米棒的两端，所述第一电极13和/或第二电极14用于对所述压电体施加应变或应力；所述压电体121的材料在所述应变或应力作用下产生压电效应。压电体121为纳米线或纳米棒，可以为纤锌矿结构的材料、闪锌矿结构的材料、铌酸锂结构的材料或者具有半导体性能的材料，如ZnO、GaN, CdS、InN、InGaN, CdTe, CdSe或ZnSnO3等一维纳米材料。为了增强晶体管的机械强度、延长晶体管的工作寿命，本实施例中的晶体管还可以包括封装层17，将压电体的纳米线或纳米棒封装在封装层17中；还可以将第一电极13和/或第二电极14用引线引出后也封装在封装层17中。
[0057]当压电体为单根纳米线或纳米棒时，第一电极和第二电极相对设置在纳米线或纳米棒的两端，第一电极和第二电极的尺寸至少与纳米线或纳米棒的直径相匹配，或者第一电极和第二电极的尺寸大于纳米线或纳米棒的直径。本实施例中基底、晶体管的两个电极、封装层的材料和形成方法可以与实施例一中相同，在这里不再重复。对于压电体为纳米丝或纳米柱的情况与纳米线或纳米棒的类似。
[0058]当压电体121为压电纳米带时，第一电极13和第二电极14的连线基本平行于所述压电纳米带的表面，即第一电极13和第二电极14设置在压电纳米带的长度延伸方向上的两端，第一电极13和第二电极14的尺寸至少应该与所述压电纳米带的厚度相当。优选地，压电纳米带的表面与基底11的表面基本平行，压电纳米带的表面也可以与基底11之间有一个小的夹角，在这里不应该过分限定本发明的范围。压电纳米带的厚度可以为几十纳米到几个微米。
[0059]第一电极13和第二电极14分别为晶体管的源极和漏极，在源极和漏极之间施加电压Vds15，当在第一电极13和/或第二电极14施加应力、应变或压强16时，驱动压电体121中的纳米线或纳米棒在力的作用下产生相应形变，进而在纳米线或纳米棒内部产生一端为正一端为负的压电电势场。产生的压电电势场可以对晶体管中源漏极之间(第一电极和第二电极之间)的纳米线或纳米棒与电极材料之间的界面势垒有效地调控，起到与场效应晶体管中栅极电压相似的作用，可以通过加在晶体管上的应力应变等对器件中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0060]实施例三:
[0061 ] 本实施例与实施例一和实施例二的区别在于晶体管的压电体为压电薄膜，参见图4，压电体122为压电薄膜，图中显示的压电体122为压电薄膜截面。第一电极13和第二电极14相对设置在所述压电薄膜或压电纳米带的两端。
[0062]压电体122为压电薄膜，第一电极13和第二电极14的连线基本平行于所述压电薄膜的表面，第一电极13和第二电极14连接在压电薄膜的两个端面(即第一电极和第二电极之间的压电薄膜为压电体122)，第一电极13和第二电极14的尺寸至少应该与所述压电薄膜的厚度相当。优选地，压电薄膜的表面与基底11的表面基本平行，压电薄膜的表面也可以与基底11之间有一个小的夹角，在这里不应该过分限定本发明的范围。压电薄膜的厚度可以为2至3微米。
[0063]压电体122为压电薄膜，可以为纤锌矿结构的材料、闪锌矿结构的材料、铌酸锂结构的材料或者具有半导体性能的材料，如ZnO、GaN, CdS、InN、InGaN, CdTe, CdSe或ZnSnO3等薄膜材料。
[0064]为了增强晶体管的机械强度、延长晶体管的工作寿命，本实施例中的晶体管还可以包括封装层17，将压电体的压电薄膜或压电纳米带封装在封装层17中；还可以将第一电极13和/或第二电极14用引线引出后也封装在封装层17中。
[0065]本实施例中基底、晶体管的两个电极、封装层的材料和形成方法可以与实施例一中相同，在这里不再重复。
[0066]第一电极13和第二电极14分别为晶体管的源极和漏极，在源极和漏极之间施加电压Vds15，当在第一电极13和/或第二电极14施加应力、应变或压强16时，驱动压电体122中的压电薄膜在力的作用下产生相应形变，进而在压电薄膜内部产生一端为正一端为负的压电电势场。产生的压电电势场可以对晶体管中源漏极之间(第一电极和第二电极之间)的压电薄膜与电极材料之间的界面势垒有效地调控，起到与场效应晶体管中栅极电压相似的作用，可以通过加在晶体管上的应力应变等对器件中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0067]实施例二和实施例三中，压电体的制备方法为，通过半导体加工工艺中的光刻掩膜和薄膜淀积技术，在基底上按设计图案选择性地淀积籽晶材料，利用气相法或者液相法在基底上淀积了籽晶层处沿水平方向生长出纳米线、纳米丝、纳米棒、纳米柱、纳米带或压电薄膜材料。对于采用的压电材料不适宜生长出水平方向的结构，可以用微纳操作台或者诸如微流芯片和切变应力机械印刷等技术将预先通过其他方法制得的纳米线、纳米丝、纳米棒、纳米柱或纳米带等材料水平置于基底材料上。这些方法都是半导体工艺过程中常用的方法，在这里不作详细说明。
[0068]在压电体122与基底之间还可以包括封装层材料，即压电体的上下表面都被封装层材料覆盖。
[0069]实施例四:
[0070]本实施例中，晶体管设置在基底上，晶体管的结构与实施例一、二或三中的相同，区别在于，本实施例中的晶体管垂直设置在基底上，即第一电极和第二电极的连线基本垂直于所述基底。参见图5，在基底21上的晶体管包括:形成在基底上的第一电极22，第一电极22上的压电体23，压电体23上的第二电极24，其中，压电体23可以为纤锌矿结构的材料、闪锌矿结构的材料、铌酸锂结构的材料或者具有半导体性能的材料体材料、一维压电结构或压电薄膜，所述一维压电结构包括压电纳米线、纳米丝、纳米棒纳米柱、纳米带等。当压电体23为一个或多个平行排列的一维压电结构例如纳米线或纳米棒时，纳米线或纳米棒的轴线基本垂直于基底21 ;当压电体23为压电薄膜时，压电薄膜的表面与基底21的表面基本垂直。第一电极22和第二电极24分别为晶体管的源极和漏极，第二电极24用于施加作用于压电体23的应力、应变或压强26。为了增强晶体管的机械强度、延长晶体管的工作寿命，本实施例中的晶体管还可以包括封装层27，将压电体23和第一电极22封装在封装层27中，如图5中所示，优选地，封装层27采用弹性材料，为弹性封装层。
[0071]在本实施例中，基底、第一电极、压电体、第二电极和封装层的材料和形成方法都可以与实施例一中的相同，在这里不再复述。
[0072]晶体管的制备过程为，首先通过半导体加工工艺中的光刻掩膜和淀积技术，在基底21上按设计图案选择性地淀积第一电极22 (即晶体管的源极或漏极，也可称为底电极)。然后通过半导体加工工艺中的光刻掩膜和薄膜淀积技术，在制得的第一电极22上按设计图案选择性地淀积籽晶材料，利用气相法或者液相法在淀积了籽晶层处沿竖直方向生长出压电体23。接着，利用半导体加工工艺中的甩膜技术在上述制得的器件上均匀甩上一层厚度合适的封装材料，如聚二甲硅氧烷(PDMS)或SU 8胶，将封装材料进行如加热或曝光等处理，待其机械强度达到要求范围后，利用等离子体干法刻蚀技术将封装材料顶部均匀除去合适厚度形成封装层27后，将制得的压电体23 (纳米线、纳米棒、纳米带或纳米薄膜)的顶部露出适当高度。最后，利用半导体加工工艺中的光刻掩膜和淀积技术，在露出的压电体23的结构顶部按设计图案选择性地淀积第二电极(即晶体管的漏极或源极，也可称为顶电极)，使得顶电极与露出顶部的压电体23形成电学接触。至此，完成本实施例的晶体管的制备过程。晶体管包括封装层27，能够增强晶体管的机械强度、延长晶体管的工作寿命。通过半导体封装技术为本实施例中的晶体管引出电气通路至外部电路结构，最后，在制备完成的晶体管表面覆盖封装层，以增强晶体管的机械强度、延长工作寿命。
[0073]优选地，压电体23采用一维压电结构，例如纳米线或纳米棒时，纳米线或纳米棒的轴线基本垂直于基底21 ;压电体23采用压电薄膜或压电纳米带时，压电薄膜或压电纳米带的表面与基底21的表面基本垂直。
[0074]在源极和漏极之间施加电压Vds 25，当在第二电极24施加应力、应变或压强26时，驱动压电体23在力的作用下产生形变，进而在材料内部产生一端为正一端为负的压电电势场。产生的压电电势场可以对晶体管中源漏极之间(第一电极和第二电极之间)的压电体和电极材料之间的界面势垒有效地调控，起到与场效应晶体管中栅极电压相似的作用，可以通过加在晶体管上的应力应变等对器件中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0075]本实施例中，对第一电极22和/或第二电极24施加应力、应变或压强的方向不限于图5中所示的垂直于基底的方向，也可以为其他方向的应力、应变或压强，例如平行与基底方向的应力、应变或压强。
[0076]本发明中使用压电势作为栅极电压的这类晶体管称为压电电子学器件，下面详细介绍本发明的晶体管的工作原理。
[0077]以压电体采用ZnO纳米线、第一电极和第二电极采用金属为例，在ZnO纳米线顶端外加一力f，ZnO纳米线内部就产生的压电电势，参见图6a。ZnO纳米线一端的压电势为正电位，另一端的压电势为负电位。施加在电极上的应力可有效地增加η型掺杂ZnO纳米线和金属接触处的肖特基势垒的高度，参见图6b和图6c，图中左侧为金属电极的费米能级EF，右侧为η型掺杂ZnO纳米线(压电体)的能级，从图中可以看出，压电电势Epi_提高界面处的势垒高度，即压电电势对η型掺杂ZnO纳米线与金属电极材料之间的界面势垒进行了有效的调控，从而能够精确调节晶体管中源极和漏极之间的电子传输特性。利用压电效应产生的内场，压电势可以起到晶体管栅极电压相似的作用，这样晶体管中载流子的输运过程就可以通过外加在晶体管的压电体上的应力进行调控或触发。因此压电势具有与场效应晶体管中栅极电压相似的作用，它可以对器件中源极和漏极之间的压电材料和电极材料之间的界面势垒有效地调控，从而通过加在晶体管上的应力应变对晶体管中的载流子产生、吸收和输运过程进行有效地调控或触发。
[0078]图7为实际测量ZnO纳米线的在不同外加压缩应力的情况下，源漏极电流和外加源漏极电压的关系，图中曲线从左到右施加的压缩应力逐渐增大，清楚的显示了压电电势场在不断的提高金属-半导体界面处的势垒高度。
[0079]压电电子学晶体管就是综合了压电器件和电子学器件两种不同性质的器件于一体，利用纳米压电电子学效应实现其工作的全新功能器件。它和传统的晶体管有三点不同:其一:取代了 FET用外加栅极电压控制而用应力产生的内电场来控制载流子输运；其二:将外加电压控制取代为应变控制，对于外加的力非常敏感；其三:把传统的三极型晶体管改变成了双极型晶体管。这些根本性的改变将带来完全不同与传统晶体管的重大应用。
[0080]实施例五:
[0081]本实施例提供一种晶体管阵列，在基底上包括多个晶体管单元，每个所述晶体管单元与实施例一至四中的晶体管相同，晶体管单元包括压电体、第一电极和第二电极，所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力；所述压电体的材料在所述应变或应力作用下产生压电效应。
[0082]本实施例中，基底、电极、压电体的材料及其制备方法都可以与实施例一至四中的相同，在这里不再复述。
[0083]本实施例中的晶体管阵列中，每个晶体管单元的尺寸与晶体管单元的间距可以根据晶体管阵列的实际应用环境等设计，实现对于外界应力的灵敏反应，可以用于触摸屏等器件中。优选地，晶体管单元的第一电极和第二电极的连线基本平行或垂直于所述基底。
[0084]在本发明的所有实施例中，所述的基底是指任何可以在其上进行半导体器件制备的衬底或其他器件的表面等，例如集成电路制造中下层器件的上表面为上层器件的基底。本发明中所有实施例中的晶体管或晶体管单元的制备在基底上的方法不限于上述方法，还可以采用微纳加工技术，将预先制备完成的晶体管或晶体管单元按照设计要求直接设置在所述的基底上。
[0085]本发明的晶体管和晶体管阵列中，压电体采用纳米压电材料，如纳米线、纳米棒或纳米带等，压电体对应力、应变等反应灵敏，对于由空气或水的流动，机器引擎的运转转动，人体运动、肌肉伸缩、呼吸、心跳或是血液流动等产生的机械振动信号作用产生的压电电势即可驱动晶体管工作，可以应用在微纳机电系统、纳米机器人、人机交互界面和可弯曲传感器等领域。
[0086]需要说明的是，本发明中所有实施例中第一电极和第二电极的连线基本平行或垂直于所述基底是指第一电极和第二电极之间最短的几何连线基本平行或垂直于所述基底。第一电极和第二电极的连线并不是第一电极和第二电极的电连接的连线。
[0087]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种晶体管，其特征在于，包括压电体、第一电极和第二电极，其中， 所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力； 所述压电体的材料在所述应变或应力作用下产生压电效应。
2.根据权利要求1所述的晶体管，其特征在于，所述压电体为压电薄膜或一维压电结构，所述第一电极和第二电极的连线基本平行于所述压电薄膜的表面或一维压电材料。
3.根据权利要求2所述的晶体管，其特征在于，所述压电体为一个或多个平行排列的一维压电结构，所述第一电极和第二电极相对设置在所述一维压电结构的两端。
4.根据权利要求2或3所述的晶体管，其特征在于，所述一维压电结构包括压电纳米线、纳米丝、纳米棒、纳米柱或纳米带。
5.根据权利要求1所述的晶体管，其特征在于，所述晶体管还包括封装层，所述压电体被封装在所述封装层中。
6.根据权利要求1所述的晶体管，其特征在于，所述晶体管设置在基底上，所述第一电极和第二电极的连线基本平行于所述基底。
7.根据权利要求6所述的晶体管，其特征在于，所述压电体为多个平行排列的一维压电结构，所述一维压电结构的轴线基本平行于所述基底表面。
8.根据权利要求6所述的晶体管，其特征在于，所述压电体为压电薄膜，所述压电薄膜平行于所述基底，或者与所述基底之间有一夹角。
9.根据权利要求6所述的晶体管，其特征在于，所述晶体管还包括封装层，所述压电体被封装在所述封装层中；所述第一电极和/或第二电极被封装在所述封装层中。
10.根据权利要求1所述的晶体管，其特征在于，所述晶体管设置在基底上，所述第一电极和第二电极的连线基本垂直于所述基底。
11.根据权利要求10所述的晶体管，其特征在于，所述压电体为一个或多个平行排列的一维压电结构，所述一维压电结构的轴线基本垂直于所述基底表面。
12.根据权利要求10所述的晶体管，其特征在于，所述压电体为压电薄膜，所述压电薄膜表面基本垂直于所述基底表面。
13.根据权利要求10所述的晶体管，其特征在于，所述晶体管还包括封装层，所述压电体被封装在所述封装层中；所述第一电极和/或第二电极被封装在所述封装层中。
14.根据权利要求1所述的晶体管，其特征在于，所述压电体的材料为纤锌矿结构的材料、闪锌矿结构的材料、铌酸锂结构的材料或具有半导体性能的材料。
15.根据权利要求1所述的晶体管，其特征在于，所述压电体的材料为ZnO、GaN,CdS、InN、InGaN, CdTe, CdSe 或 ZnSn03。
16.根据权利要求5、9或13所述的晶体管，其特征在于，所述封装层为聚二甲硅氧烷或SU-8 胶。
17.根据权利要求1所述的晶体管，其特征在于，所述第一电极和/或第二电极为选自铟锡金属氧化物、石墨烯或银纳米线膜涂层中的一种，或者金、银、钼、铝、镍、铜、钛、烙、硒或其合金中的一种。
18.根据权利要求6或10所述的晶体管，其特征在于，所述基底为硅、氮化镓、导电金属板、导电陶瓷或镀有金属电极的高分子聚合物材料。
19.一种晶体管阵列，其特征在于，在基底上包括多个晶体管单元，每个所述晶体管单兀包括压电体、第一电极和第二电极，其中， 所述第一电极和第二电极相对设置在所述压电体的两端，所述第一电极和/或第二电极用于对所述压电体施加应变或应力； 所述压电体的材料在所述应变或应力作用下产生压电效应。
20.根据权利要求19所述的晶体管，其特征在于，所述晶体管单元的第一电极和第二电极的连线基本平行或垂直于所述基底。
【文档编号】H01L41/08GK103579490SQ201210259427
【公开日】2014年2月12日 申请日期:2012年7月18日 优先权日:2012年7月18日
【发明者】王中林 申请人:国家纳米科学中心