专利名称：版图逻辑运算方法以及集成电路制造方法
技术领域：
本发明涉及半导体设计与制造领域，更具体地说，本发明涉及一种针对垂直浅注入层(例如重注入层N+/P+)版图逻辑运算方法(以下简称版图逻辑运算方法)、以及采用了该版图逻辑运算方法的集成电路制造方法。
背景技术：
版图(Layout)包含了器件尺寸，各层拓扑定义等器件相关的物理信息数据，是集成电路从设计走向制造的桥梁。
由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的；因此，不同的工艺就有不同的设计规则。设计者只能根据厂家提供的设计规则进行版图设计。设计规则反映了性能和成品率之间可能是最好的折衷。从设计的观点出发，设计规则可以分为三部分1)决定几何特征和图形几何尺寸的规定；2)确定掩膜制备和芯片制造中都需要的一组基本图形单元的强制性要求；3)定义设计人员设计时所用的电参数范围。设计规则检查(Design Rules Check, DRC)指的是,在半导体布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则(例如宽度、间距等)，同时也需确认所制定的规则是否符合半导体生产工艺的需求。例如，设计规则检查可检查线宽、线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。最终设计好的集成电路版图数据要转换成集成电路制造厂能够读懂的数据格式。目前，工业标准的数据格式主要有⑶S数据流格式和CIF中间格式。与CIF相比，⑶S更为普遍，几乎所有的集成电路版图设计工具都能读写GDS。GDS文件包含了版图的所有信息，包括库和所有的单元，保留了设计中的层次结构和工艺层信息。即，GDS文件是电路版图的一种文件格式，通过Cadence软件就可以看到版图的内容。但是，在版图设计中，对于图形几何尺寸规定方面的关键尺寸(CD)，如果增大关键尺寸，则器件所占用的面积将增大，这不符合集成电路按比例缩小的趋势。然而，在光刻工艺中，中紫外线(Middle Ultraviolet, MUV)从0. 31um开始被使用。但是，随着关键尺寸进入0. 13um,必须使用深紫外线(Deep Ultraviolet, DUV)。而深紫外线光刻设备远远贵于中紫外线光刻设备，随着关键尺寸进一步变小，更加昂贵的光刻设备也被引入半导体生产制造。因此高成本的光刻设备，对于半导体制造公司来说是一个成本瓶颈。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种在保持器件的小面积的同时有效地降低制造成本的版图逻辑运算方法、以及采用了该版图逻辑运算方法的集成电路制造方法。根据本发明的第一方面，提供了一种针对垂直浅注入层(例如重注入层N+/P+)的版图逻辑运算方法，其中，垂直浅注入是指离子注入工艺是垂直打入的；注入深度属于浅层注入，即能量低所以无法打穿隔离区。版图逻辑运算方法包括工艺规范比较步骤，用于对采用第一制造设备的第一工艺规范与采用第二制造设备的第二工艺规范进行比较以找出第一工艺规范与第二工艺规范之间的不同工艺要求，其中第一工艺规范的关键尺寸小于第二工艺规范的关键尺寸；第一版案形成步骤，用于按照第一工艺规范形成第一版案；版案调整步骤，用于根据第一工艺规范与第二工艺规范之间的不同工艺要求调整第一版案，由此形成第二版案，其中所述第二版案满足第二制造设备的制造要求；以及执行版案制造步骤，用于利用第二制造设备制造第二版案。优选的，在上述版图逻辑运算方法中，所述第一制造设备是成本更高同时精度也更高的光刻设备，例如深紫外线光刻设备，所述第二制造设备是第二工艺规范对应于成本 更低同时精度也更低的光刻设备，例如中紫外线光刻设备。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤中，区分出为了有倾角离子植入阴影效应的浅掺杂(例如LDD)而制定的垂直浅注入层(例如重注入层N+/P+)版图设计规则与垂直浅注入层(例如重注入层N+/P+)版图设计本身需要执行的规则。有些离子注入层的版图是由垂直浅注入层版图和其他层的版图经过一定的逻辑运算产生得到的(例如LDD)。所以，垂直浅注入层例如重注入层N+/P+)版图设计规则中通常包含为了阴影效应而制定的规则。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤中，忽略为了有倾角离子植入阴影效应的浅掺杂而制定的垂直浅注入层(例如重注入层N+/P+)版图设计规贝U，而只考虑垂直浅注入层(例如重注入层N+/P+)版图设计本身需要执行的规则。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤对于为了阴影效应而制定的垂直浅注入层(例如重注入层N+/P+)版图设计规则的影响，可以分为两种情况一是多数情况下的有倾角离子植入阴影效应的浅掺杂层是通过版图逻辑运算产生的层仍然使用原始的符合第一工艺规范的垂直浅注入层(例如重注入层N+/P+)版图进行逻辑运算产生有倾角离子植入阴影效应的浅掺杂层，以使得所述调整对其不产生任何影响；二是有倾角离子植入阴影效应的浅掺杂层不是产生层，而是设计人员遵循相关版图设计规则所画的原始层，因此所述调整对其也不产生任何影响。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤中，把垂直浅注入层(例如重注入层N+/P+)版图设计本身需要执行的规则区分成与重注入离子在半导体表面扩散强相关的规则(即与离子注入区与非注入区边界位置在器件区的相关的设计规则)，以及重注入离子在半导体表面扩散弱相关的规则(即与离子注入区与非注入区边界在隔离区位置的相关的设计规则)。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤中，针对注入离子在半导体表面扩散弱相关的规则(即与离子注入区与非注入区边界位置在隔离区的相关的设计规则)，由于隔离区上的浅层垂直浅注入层(例如重注入层N+/P+)的图形对于器件本身没有影响(该离子注入无法打穿隔离区的隔离介质)，所以优先地占用隔离区所在的区域，以使 得隔离区区域上垂直浅注入层(例如重注入层N+/P+)的线宽或者间距变小，而待调整区域尺寸变大至足以达到第二制造设备所能够满足的生产能力。隔离区域上垂直浅注入层的线宽或者间距变小后需要满足对半导体器件区有安全距离。安全距离由掩模板制造精度，光刻过程、离子注入步骤之前对光刻胶的处理过程等有关工艺能力决定。对于接阱电位区来说，该安全距离可能是零。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤中，与注入离子在半导体表面扩散强相关的规则(即与离子注入区与非注入区边界位置在半导体器件区的相关的设计规则)，该离子注入在半导体器件区是有效注入。该离子注入区与非注入区的实际边界位置不仅与原始版图、光刻过程、离子注入步骤之前对光刻胶的处理过程等工艺过程有关，还与离子在器件区的扩散强相关。在调整第一版案以形成第二版案时，器件区不同掺杂类型的相邻区域如果是等电势区域，不满足第二工艺规范的离子注入区可以向与其等电势的反型离子注入区区域可以扩展以达到所要求的最小尺寸；但是扩展后的位置到该器件仍然大于等于安全距离。所谓的安全距离是与第一工艺规范中规定的相关规则相比保持不变甚至需要变大以满足更加严格的设计规范检查，从而消除由于第二设备生产精度减低造成的负面影响。优选的，在上述版图逻辑运算方法中，在所述版案调整形成第二版案后，所有的尺寸/面积都必须满足第二工艺规范，以实现利用第二制造设备生产，降低生产成本的目的。优选的，在上述版图逻辑运算方法中，调整后的版图需要满足第三工艺规范，第三工艺规范包括第二工艺规范中对于最小尺寸/面积的规则；同时也包含第一工艺规范调整后的规则保持不变甚至更加严格的有源区源极/漏极的设计规则；体区相关的设计规则；以及隔离区相关规则；生成相应的DRC检查文件，以检查调整后的版图没有违反第三工艺规范的错误。优选的，在上述版图逻辑运算方法中，调整后的版图需要通过版图与电路对照验证LVS检查。优选的，在上述版图逻辑运算方法中，按照第三工艺规范以及上述调整过程生成相应的逻辑运算命令文件，把按照第一工艺规范画原始版图文件自动转化为符合第三工艺规范的版图文件。根据本发明的第二方面，提供了一种采用了根据本发明的第一方面的版图逻辑运算方法的集成电路制造方法。根据本发明，一方面，可以利用关键尺寸较小的工艺规范来形成电路版图，由此使得器件所占用的面积较小，从而符合集成电路按比例缩小的趋势；另一方面，通过调整关键尺寸较小的工艺规范所形成电路版图，可以利用关键尺寸较大的工艺规范所对应的较便宜的制造设备来制造电路，可以降低成本。由此，根据本发明的版图逻辑运算方法在保持器件的小面积的同时有效地降低制造成本。而且，利用本发明的逻辑运算方法在不改变生产机台的情况下，也可以扩大其工艺窗口。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本发明实施例的版图逻辑运算方法的流程图。图2示意性地示出了用于说明阴影效应(shadowing effect)的示图。图3示意性地示出了根据本发明实施例的版图逻辑运算方法的第一具体示例。图4示意性地示出了根据本发明实施例的版图逻辑运算方法的第二具体示例。图5示意性地示出了根据本发明实施例的版图逻辑运算方法的第三具体示例。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。<版图逻辑运算方法的说明>图I示意性地示出了根据本发明实施例的版图逻辑运算方法的流程图。如图I所示，根据本发明实施例的版图逻辑运算方法包括首先，执行工艺规范比较步骤SI，用于对采用第一制造设备的第一工艺规范与采用第二制造设备的第二工艺规范进行比较以找出第一工艺规范与第二工艺规范之间的不同工艺要求，其中第一工艺规范的关键尺寸小于第二工艺规范的关键尺寸。更具体地说，例如所述第一制造设备是成本更高同时精度也更高的光刻设备，例如深紫外线光刻设备，所述第二制造设备是第二工艺规范对应于成本更低同时精度也更低的光刻设备，例如中紫外线光刻设备；由此，第一工艺规范对应于深紫外线光刻设备(第一制造设备)的各项工艺规范，第二工艺规范对应于中紫外线光刻设备(第二制造设备)的各项工艺规范。此后，第一版案形成步骤S2，用于按照第一工艺规范形成第一版案。然后，执行版案调整步骤S3，用于根据第一工艺规范与第二工艺规范之间的不同工艺要求调整第一版案，由此形成第二版案，其中所述第二版案满足第二制造设备的制造要求。由此，第二版案只需要针对要求相对宽松的第二制造设备进行设计规则检查。以重注入层N+/P+(通常属于垂直浅注入工艺)和浅掺杂漏极LDD为例通常，LDD(lightly doped drain浅掺杂漏极)是通过版图逻辑运算产生的。进行LDD和Halo (晕环)(又称Pocket)两道离子植入，部分LDD和绝大多数Halo离子植入时并非垂直，而是倾斜一定角度，这就有可能受晶片上临近掩蔽层的光阻影响，从而产生阴影效应。一般来说，版图逻辑运算产生的LDD沿着垂直浅注入层(Plus implant layer,N+/P+)的边界，这使得在一些特殊版图中需要更加严格的重注入层(N+/P+)版图设计规则。优选地，在所述版案调整步骤中，区分出为了 LDD的阴影效应而制定的重注入层(N+/P+)版图设计规则与垂直浅注入层(例如重注入层N+/P+)版图设计本身需要执行的规则。优选地，在所述版案调整步骤中，忽略为了 LDD的阴影效应而制定的垂重注入层(N+/P+)版图设计规则，而只考虑重注入层(N+/P+)版图设计本身需要执行的规则。也就是说，调整后产生的第二版案须要满足第二工艺规范。而第二工艺规范中不再包含为了 LDD的阴影效应而制定的重注入层(N+/P+)版图设计规则。优选地，在所述版案调整步骤，对于为了 LDD的阴影效应而制定的重注入层(N+/P+)版图设计规则的影响，可以分为两种情况一是多数情况下的LDD是通过版图逻辑运算产生的层仍然使用原始的(符合第一工艺规范)N+/P+重注入层(N+/P+)版图gds进行逻辑运算产生LDD，因此，本专利描述的调整对LDD不产生任何影响。二是LDD不是产生层，而是设计人员遵循相关版图设计规则所画的原始层，因此，本专利描述的调整对LDD也不产生任何影响。优选地，在所述版案调整步骤中，把垂直浅注入层版图设计本身需要执行的规则区分成，例如，把重注入层(N+/P+)版图设计本身需要执行的规则区分成与注入离子在半导体表面扩散强相关的规则(即与离子注入区与非注入区边界在半导体器件区的位置相关的设计规则)，以及注入离子在半导体表面扩散弱相关的规则(即与离子注入区与非注入区边界在隔离区的位置相关的设计规则)。 最后，执行版案制造步骤S4，用于利用第二制造设备制造第二版案。根据本发明的上述实施例，一方面，可以利用关键尺寸较小的工艺规范来形成电路版图，由此使得器件所占用的面积较小，从而符合集成电路按比例缩小的趋势；另一方面，通过调整关键尺寸较小的工艺规范所形成电路版图，可以利用关键尺寸较大的工艺规范所对应的较便宜的制造设备来制造电路，可以降低成本。由此，根据本发明实施例的版图逻辑运算方法在保持器件的小面积的同时有效地降低制造成本。<版案调整步骤S3的说明>下面将具体描述上述根据本发明实施例的版图逻辑运算方法的版案调整步骤S3。在上述根据本发明实施例的版图逻辑运算方法的版案调整步骤S3中，首先可在所述版案调整步骤中，针对注入离子在半导体表面扩散弱相关的规则(即与离子注入区与非注入区边界在隔离区的位置相关的设计规则)，由于隔离区上的浅层垂直浅注入层(例如重注入层N+/P+)的图形对于器件本身没有影响(该离子注入无法打穿隔离区的隔离介质)，所以优先地占用隔离区所在的区域，以使得隔离区区域上垂直浅注入层(例如重注入层N+/P+)的线宽或者间距变小，而待调整区域尺寸变大至足以达到第二制造设备所能够满足的生产能力。隔离区域上垂直浅注入层的线宽或者间距变小后需要满足对半导体器件区有安全距离。安全距离由掩模板制造精度，光刻过程、离子注入步骤之前对光刻胶的处理过程等有关工艺能力决定。对于接讲电位区(well pickup,即,把N讲或P讲连到电位的那个有源区)来说，该安全距离可以是零。优选的，在上述版图逻辑运算方法中，在所述版案调整步骤中，与注入离子在半导体表面扩散强相关的规则(即与离子注入区与非注入区边界位置在半导体器件区的相关的设计规则)，该离子注入在半导体器件区是有效注入。该离子注入区与非注入区的实际边界位置不仅与原始版图、光刻过程、离子注入步骤之前对光刻胶的处理过程等工艺过程有关，还与离子在器件区的扩散强相关。在调整第一版案以形成第二版案时，器件区不同掺杂类型的相邻区域如果是等电势区域，不满足第二工艺规范的离子注入区可以向与其等电势的反型离子注入区区域可以扩展以达到所要求的最小尺寸；但是扩展后的位置到该器件仍然大于等于安全距离。所谓的安全距离是与第一工艺规范中规定的相关规则相比保持不变甚至需要变大以满足更加严格的设计规范检查，从而消除由于第二设备生产进度减低造成的负面影响。该负面影响是指第二制造设备的生产精度较低，对于线宽和对准的控制能力较差。优选地，在所述版案调整形成第二版案后，所有的尺寸/面积都必须满足第二工艺规范，以实现利用第二制造设备生产，降低生产成本的目的。更具体地说，例如，在某些情况下，由于第一工艺规范与第二工艺规范对线宽(待调整尺寸)要求不同，因此，为了使得根据第一工艺 规范的第一版案调整成满足第二工艺规范的第一版案，需要占用版案(待调整尺寸)旁边的区域来扩展线宽或者面积；此时，可以按照隔离区、版图大于第二工艺规范的最小规则的器件区优先级顺序来选择调整版案所占用的区域。例如，如果版案(待调整尺寸)旁边有隔离区(体区)，则占用隔离区所在的区域，以使得隔离区区域的版案或者空白区(无图案，即光刻胶区)变小，而待调整尺寸版案或者空白区(无图案，即光刻胶区)变大。再例如，图3示意性地示出了根据本发明实施例的版图逻辑运算方法的第一具体示例。如图3所示，第一 P型区域Pl中存在两个垂直浅注入层Nll和N12(其中，例如，垂直浅注入层Nll中具有器件区域Tl，垂直浅注入层N12中具有器件区域Al)，作为待调整尺寸，其优先地占用旁边的隔离区所在的区域(垂直浅注入层Nll和N12之间的区域)，待调整区域尺寸由于合并而变大至足以达到第二制造设备所能够满足的生产能力。该调整同时也消除了第二制造设备生产能力所不能够满足的Nll与N21之间的间距线条(也就是该N型离子注入的光刻胶线条。从而整个区域的版图完全满足第二制造设备生产能力的要求。图4示意性地示出了根据本发明实施例的版图逻辑运算方法的第二具体示例。如图4所示，参考标号P2表示P型区域(称为第二 P型区域，黑色矩形部分为例如P型多晶硅电阻)，与第二 P型区域P2相邻存在一个垂直浅注入层N2，作为待调整尺寸，其优先地占用旁边的隔离区所在的区域，同时调整后的位置仍与多晶硅电阻保持安全距离，以不影响该电阻的性能参数，由此，待调整区域尺寸变大至足以达到第二制造设备所能够满足的生产能力。图5示意性地示出了根据本发明实施例的版图逻辑运算方法的第三具体示例。如图5所示，有源区ACTl上同时有P型区域和N型区域。这两个区域都会形成金属硅化物-是等电势区域。在调整第一版案以形成第二版案时，器件区不同掺杂类型的相邻区域(N3、P3)如果是等电势区域，不满足第二工艺规范的离子注入区可以向与其等电势的反型离子注入区区域扩展(即，P型区域向N型区扩展)以达到所要求的最小尺寸。同时调整后的位置仍与N型区的晶体管器件保持安全距离，以不影响该电阻的性能参数。进一步优选地，调整后的版图需要满足第三工艺规范。第三工艺规范包括第二工艺规范中对于最小尺寸/面积的规则；同时也包含第一工艺规范调整后的规则保持不变甚至更加严格的有源区源极/漏极的设计规则；体区相关的设计规则；以及隔离区相关规贝U。生成相应的DRC检查文件，以检查调整后的版图没有违反第三工艺规范的错误。进一步优选地，在上述版图逻辑运算方法中，调整后的版图需要通过LVS(版图与电路对照验证)检查。进一步优选地，在上述版图逻辑运算方法中，按照第三工艺规范以及上述调整过程生成相应的逻辑运算命令文件，把按照第一工艺规范画原始版图文件自动转化为符合第三工艺规范的版图文件。图2示意性地示出了用于说明阴影效应的示图。如图2所示，利用与垂线成特定倾斜角度4的倾斜离子注入3对与衬底上的栅极I邻接的区域进行离子注入时，阴影区域5被光刻胶2阻挡，成倾斜角度4的离子注入3不能达到需要被注入的阴影区域5 ;这种情况就被称为“阴影效应”。对于存在“阴影效应”的注入区，其尺寸比较敏感。因此，可针对离子注入时是否产生角度倾斜的离子注入来划分第一有源区和第二有源区。具体地说，可将离子注入时没有产生角度倾斜的离子注入的有源区定义为第一有源区，将离子注入时产生角度倾斜的离子注入的有源区定义为第二有源区。本发明还提供了一种采用了上述版图逻辑运算方法的集成电路制造方法。 综上所述，利用本发明实施例的逻辑运算方法在不改变生产机台的情况下，也可以扩大其工艺窗口。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种针对垂直浅注入层的版图逻辑运算方法，其中，垂直浅注入是指离子注入工艺是垂直打入的；注入深度属于浅层注入，即能量低所以无法打穿隔离区；其特征在于，所述版图逻辑运算方法包括 工艺规范比较步骤，用于对采用第一制造设备的第一工艺规范与采用第二制造设备的第二工艺规范进行比较以找出第一工艺规范与第二工艺规范之间的不同工艺要求，其中第一工艺规范的关键尺寸小于第二工艺规范的关键尺寸； 第一版案形成步骤，用于按照第一工艺规范形成第一版案； 版案调整步骤，用于根据第一工艺规范与第二工艺规范之间的不同工艺要求调整第一版案，由此形成第二版案，其中所述第二版案满足第二制造设备的制造要求；以及 执行版案制造步骤，用于利用第二制造设备制造第二版案。
2.根据权利要求I所述的版图逻辑运算方法，其特征在于，所述第一制造设备是成本更高同时精度也更高的光刻设备，例如深紫外线光刻设备，所述第二制造设备是第二工艺规范对应于成本更低同时精度也更低的光刻设备，例如中紫外线光刻设备。
3.根据权利要求I所述的版图逻辑运算方法，其特征在于，在所述版案调整步骤中，区分出为了有倾角离子植入阴影效应的浅掺杂而制定的垂直浅注入层版图设计规则与垂直浅注入层版图设计本身需要执行的规则；有些离子注入层的版图是由垂直浅注入层版图和其他层的版图经过一定的逻辑运算产生得到的，所以，垂直浅注入层版图设计规则中通常包含为了阴影效应而制定的规则。
4.根据权利要求I所述的版图逻辑运算方法，其特征在于，在所述版案调整步骤中，忽略为了有倾角离子植入阴影效应的浅掺杂而制定的垂直浅注入层版图设计规则，而只考虑垂直浅注入层版图设计本身需要执行的规则。
5.根据权利要求I所述的版图逻辑运算方法，其特征在于，在所述版案调整步骤中，对于为了有倾角离子植入阴影效应的浅掺杂而制定的垂直浅注入层版图设计规则，可以分为两种情况一是多数情况下的有倾角离子植入阴影效应的浅掺杂是通过版图逻辑运算产生的层仍然使用原始的符合第一工艺规范的垂直浅注入层原始版图进行逻辑运算产生，以使得所述调整对其不产生任何影响；二是有倾角离子植入阴影效应的浅掺杂不是产生层，而是设计人员遵循相关版图设计规则所画的原始层，因此所述调整对其也不产生任何影响。
6.根据权利要求I所述的版图逻辑运算方法，其特征在于，在所述版案调整步骤中，把垂直浅注入层版图设计本身需要执行的规则区分成与注入离子在半导体表面扩散强相关的规则，即与离子注入区与非注入区边界位置在器件区的相关的设计规则，以及注入离子在半导体表面扩散弱相关的规则，即与离子注入区与非注入区边界位置在隔离区相关的设计规则。
7.根据权利要求1-6所述的版图逻辑运算方法，其特征在于，在所述版案调整步骤中，针对注入离子在半导体表面扩散弱相关的规则，即与离子注入区与非注入区边界位置在隔离区的相关的设计规则，由于该离子注入无法打穿隔离区的隔离介质，隔离区上的浅层垂直浅注入层的图形对于器件本身没有影响，并且离子在隔离区的扩散相比于在衬底的扩散可以忽略不计，所以优先地占用隔离区所在的区域，以使得隔离区区域上垂直浅注入层的线宽或者间距变小，而待调整区域尺寸变大至足以达到第二制造设备所能够满足的生产能力；隔离区域上垂直浅注入层的线宽或者间距变小后需要满足对器件区有安全距离，安全距离由掩模板制造精度，光刻过程、离子注入步骤之前对光刻胶的处理过程等有关工艺能力决定；对于接阱电位区来说，该安全距离可能为零。
8.根据权利要求1-6所述的版图逻辑运算方法，其特征在于，在所述版案调整步骤中，与注入离子在半导体表面扩散强相关的规则，即与离子注入区与非注入区边界位置在半导体器件区的相关的设计规则；该离子注入在半导体器件区是有效注入；该离子注入区与非注入区的实际边界位置不仅与原始版图、光刻过程、离子注入步骤之前对光刻胶的处理过程等工艺过程有关，还与离子在器件区的扩散强相关；在调整第一版案以形成第二版案时，器件区不同掺杂类型的相邻区域如果是等电势区域，不满足第二工艺规范的离子注入区可以向与其等电势的反型离子注入区区域扩展以达到所要求的最小尺寸；但是扩展后的位置到该器件仍然大于等于安全距离；所述安全距离是与第一工艺规范中规定的相关规则相比保持不变甚至需要变大以满足更加严格的设计规范检查，从而消除由于第二设备生产进度减低造成的负面影响。
9.根据权利要求1-8所述的版图逻辑运算方法，其特征在于，在所述版案调整形成第二版案后，所有的尺寸/面积都必须满足第二工艺规范，以实现利用第二制造设备生产，降低生产成本的目的。
10.根据权利要求1-8所述的版图逻辑运算方法，其特征在于，调整后的版图需要满足第三工艺规范，第三工艺规范包括第二工艺规范中对于最小尺寸/面积的规则；同时也包含第一工艺规范调整后的保持不变甚至更加严格的器件区设计规则以及隔离区相关规则；生成相应的DRC检查文件，以检查调整后的版图没有违反第三工艺规范的错误。
11.根据权利要求1-8所述的版图逻辑运算方法，其特征在于调整后的版图需要通过版图与电路对照验证LVS检查。
12.根据权利要求1-8所述的版图逻辑运算方法，其特征在于，按照第三工艺规范以及上述调整过程生成相应的逻辑运算命令文件，把按照第一工艺规范画原始版图文件自动转化为符合第三工艺规范的版图文件。
13.一种根据权利要求I至12之一所述的版图逻辑运算方法的集成电路制造方法。
全文摘要
本发明提供了针对垂直浅注入层的版图逻辑运算方法以及集成电路制造方法。版图逻辑运算方法包括工艺规范比较步骤，用于对采用第一制造设备的第一工艺规范与采用第二制造设备的第二工艺规范进行比较以找出第一工艺规范与第二工艺规范之间的不同工艺要求，其中第一工艺规范的关键尺寸小于第二工艺规范的关键尺寸；第一版案形成步骤，用于按照第一工艺规范形成第一版案；版案调整步骤，用于根据第一工艺规范与第二工艺规范之间的不同工艺要求调整第一版案，由此形成第二版案；以及执行版案制造步骤，用于利用第二制造设备制造第二版案。根据本发明的版图逻辑运算方法在使芯片保持小面积的同时有效地降低制造成本。
文档编号H01L21/265GK102760651SQ20121026194
公开日2012年10月31日 申请日期2012年7月26日 优先权日2012年7月26日
发明者孔蔚然, 李冰寒, 林晓帆, 江红, 郑舒静 申请人:上海宏力半导体制造有限公司