专利名称：摄像装置和摄像设备的制作方法
技术领域：
本发明涉及一种摄像装置和摄像设备，尤其涉及与构成该摄像装置的电路有关的技术。
背景技术：
传统上，已开发了诸如数字照相机和数字摄像机等的摄像设备，其中该摄像设备使用CM0SAPS (互补金属氧化物半导体有源像素传感器)作为摄像装置来记录所拍摄图像。该摄像装置包括像素部和外围电路部。外围电路部从各像素读取信号并将该信号作为图像信号输出至外部。像素部利用光电二极管进行光电转换，并且形成在该像素部中的像素电 路将通过光电转换所获得的信号读出至外围电路部。近年来，随着像素的细微化，关于各像素的内部，电路的数量尽可能减少并且光电二极管的面积增大，由此确保摄像装置的性能。此外，随着摄像装置的功能提高，外围电路部的面积也增大。因此，正在开发用于在各单独的芯片上形成像素部和外围电路部的技术。日本特开2008-211220所公开的技术采用如下方法像素仅包括光电二极管和一部分开关，并且其它的开关形成在单独的芯片中。图27是用于说明传统的摄像装置的示意框图。该摄像装置包括像素部101’ ；垂直选择电路102’，用于选择像素部101’的像素中的至少一行；以及列电路103’，各自用于对从像素部101’中的由垂直选择电路102’选择的行上的像素所读取的信号进行预定处理。该摄像装置还包括列存储器104’，各自用于针对各列保持列电路103’已处理后的信号；水平选择电路105’，各自用于选择列存储器104'中所保持的信号的列；以及输出信号线106’，各自用于将水平选择电路105'中的相应水平选择电路所选择的列的信号读出至输出电路107'中的相应输出电路。注意，该摄像装置不仅包括所示的组件，还包括时序发生器和控制电路等，其中该时序发生器用于向垂直选择电路102’、水平选择电路105’、列电路103’等分别供给定时信号。垂直选择电路102’顺次选择像素部101’的多个行，并将所选择的信号输出至列存储器104’。水平选择电路105’顺序选择各相应的列存储器104’中所保持的信号，并经由相应的输出信号线106’将所选择的信号输出至各相应的输出电路107’。像素部101’是通过将多个像素排列成二维阵列所构成的，从而提供二维图像。这些电路形成在一个半导体基板上，并且随着半导体工艺的细微化设计，进行像素间距的缩小化以及外围电路的面积缩小化。图28是示出传统的摄像装置中的一个像素的结构、以及用于从该像素读取信号的电路的结构的图。如图28所示，用于提供二维图像的像素阵列是通过将多个像素排列成二维阵列所构成的。各像素201’被配置成包括光电二极管(以下还称为“ro”) 202’、传送开关203’、浮动扩散(以下还称为“FD”)204’、复位开关207’ ,MO S放大器205’和选择开关206’。PD202’用作光电转换元件，其中该光电转换元件用于通过光电转换将经由光学系统所入射的光转换成电信号，由此生成电荷。TO202’的正极连接至接地线，并且TO202’的负极连接至传送开关203’的源极。传送开关203’由输入至其栅极端子的传送脉冲ΦΤΧ所驱动，以将Η)202'中所产生的电荷传送至FD204’。FD204’用作电荷电压转换部，其中该电荷电压转换部用于临时累积电荷并将所累积的电荷转换成电压信号。MOS放大器205’用作源极跟随器，并且其栅极输入有在FD204'中通过对电荷进行转换得到的电压信号。此外，MOS放大器205’的漏极连接至用于供给第一电位的第一电源线VDDl，并且其源极连接至选择开关206’。选择开关206’由输入至其栅极的垂直选择脉冲CtSEL所驱动，其漏极连接至MOS放大器205’，并且其源极连接至垂直信号线(列信号线)208’。当垂直选择脉冲Φ SEL变为有效水平(高水平)时，属于像素阵列的相应行的各像素的选择开关206’变为导通，由此使MOS放大器205’的源极连接至垂直信号线208’。复位开关207’的漏极连接至用于供给第二电位(复位电位)的第二电源线VDD2，并且其源极连接至FD204’。此外，复位开关207’由输入至其栅极的复位脉冲(^RES所驱动，以消除FD204’中所累积的电荷。 浮动扩散放大器不仅包括FD204’和MOS放大器205’，还包括用于向垂直信号线208’供给恒定电流的恒流源209’。在构成选择开关206’所选择的行的各像素中，FD204’将从TO202’传送至FD204’的电荷转换成电压信号，并且经由浮动扩散放大器将该电压信号输出至针对各列所设置的垂直信号线(列信号线)208’。连接至垂直信号线(列信号线)208’的列电路103’各自例如由⑶S(相关双采样)电路和增益放大器来实现。此外，列电路103’由针对各列、各自具有相同结构的各电路所形成。将列电路103’处理后的信号保持在列存储器104'中的相应列存储器中。将列存储器104'中所保持的信号经由输出信号线106’传送至输出电路107’。输出电路107’对该输入信号进行放大和阻抗转换等，并将处理后的信号输出至摄像装置的外部。然而，在日本特开2008-211220所述的技术中，芯片经由像素内信号量微弱的各浮动扩散相连接，因而FD产品的制造偏差导致FD的容量值出现偏差，这造成PRNU (光响应非均匀性)和DSNU (暗信号非均匀性)。此外，尽管日本特开2008-211220没有描述读出电路的布局和位置，但由于像素部和外围电路部形成在单独芯片上，因此期望与现有技术相比更加高效地对读出电路进行布局和布置。此外，近年来，与针对各列将模数转换器引入列电路内的情况相同，已将实现多个功能的电路引入外围电路内，因而外围电路的芯片面积增大。这导致不仅发生外围电路所产生的热在各像素的TO202’内产生暗电流的问题，还发生在外围电路的配置出现偏差的情况下、该暗电流在画面相应区域内变得不均匀的问题。
发明内容
本发明提供一种用于在不会使像素部的性能劣化的情况下抑制外周电路的芯片面积增大并且使得可以防止成本增加的摄像装置、以及摄像设备。本发明还提供一种具有形成在不同区域中的像素部和外围电路部的摄像装置、以及摄像设备，其中，通过在不会使像素部的性能劣化的情况下高效地配置外围电路来抑制芯片面积增大，并且抑制了由于外围电路所产生的热而引起的暗电流在画面相应区域内的不均匀性。在本发明的第一方面中，提供一种摄像装置，包括第一半导体基板和第二半导体基板；像素部，其包括光电转换元件，各自用于通过光电转换来生成电荷；浮动扩散部，各自用于临时存储所述光电转换兀件的其中一个所生成的电荷；以及放大器，各自用于输出与所述浮动扩散部的其中一个的电位相对应的信号；多个列信号线，其中针对各列使所述信号从所述像素部输出至所述多个列信号线；以及多个列电路，其分别连接至所述多个列信号线，并且用于对输出至所述多个列信号线的信号进行预定处理，其中，所述像素部形成在所述第一半导体基板的区域上并且所述多个列电路形成在所述第二半导体基板的区域上，以使得在从光入射侧观看所述摄像装置的情况下，所述多个列电路以重叠方式位于所述像素部的下方。在本发明的第二方面中，提供一种包括该摄像装置的摄像设备。在本发明的第三方面中，提供一种摄像装置，包括半导体基板，其包括第一面和第二面；像素部，其包括光电转换元件，各自用于通过光电转换来生成电荷；浮动扩散部，各自用于临时存储所述光电转换兀件的其中一个所生成的电荷；以及放大器，各自用于输出与所述浮动扩散部的其中一个的电位相对应的信号；多个列信号线，其中针对各列使所述信号从所述像素部输出至所述多个列信号线；以及多个列电路，其分别连接至所述多个 列信号线，并且用于对输出至所述多个列信号线的信号进行预定处理，其中，所述像素部形成在所述半导体基板的所述第一面上并且所述多个列电路形成在所述半导体基板的所述第二面上，以使得在从光入射侧观看所述摄像装置的情况下，所述多个列电路以重叠方式位于所述像素部的下方。在本发明的第四方面中，提供一种包括该摄像装置的摄像设备。根据本发明的上述各方面，可以获得如下的有利效果可以在不会使像素部的性能劣化的情况下防止由于外围电路的芯片面积增大而导致成本增加。根据本发明的上述各方面，可以在不会使像素部的性能劣化的情况下高效地配置外围电路，并且可以减少由于外围电路所产生的热而引起的暗电流在画面相应区域内的不均匀性。通过以下参考附图对典型实施例的说明，本发明的其它特征将变得明显。
图I是用于说明根据本发明第一实施例的摄像装置的总体结构的框图。图2是示出根据第一实施例的摄像装置中像素以及用于从这些像素读出信号的电路结构的图。图3是示出图2所示的电路结构的变形例的图。图4是示出图2所示的电路结构的另一变形例的图。图5是示出根据第一实施例的摄像装置的截面结构的图。图6是示出图I所示的摄像装置的总体结构的变形例的框图。图7是示出图I所示的摄像装置的总体结构的另一变形例的框图。图8是示出根据本发明第二实施例的摄像装置的截面结构的图。图9是示出图I所示的摄像装置的总体结构的又一变形例的框图。图10是作为配备有根据第一实施例和第二实施例及其变形例中的任一个的摄像装置的摄像设备的示例的数字照相机的示意图。
图11是示出根据本发明第三实施例的摄像装置中像素的结构以及用于从该像素读出信号的电路结构的图。图12是示出图11所示的摄像装置的电路结构的变形例的图。图13是示出图11所示的摄像装置的电路结构的另一变形例的图。图14是根据第三实施例的摄像装置的总体结构的俯视图。图15是作为第三实施例的变形例的摄像装置的截面图。·
图16是根据本发明第五实施例的摄像装置的总体结构的俯视图。图17是根据第五实施例的摄像装置的总体结构的变形例的俯视图。图18是根据第五实施例的摄像装置的总体结构的另一变形例的俯视图。图19是根据本发明第六实施例的摄像装置的总体结构的俯视图。图20是根据第六实施例的摄像装置的总体结构的变形例的俯视图。图21是根据第六实施例的摄像装置的总体结构的另一变形例的俯视图。图22是根据本发明第七实施例的摄像装置的总体结构的俯视图。图23是根据本发明第八实施例的摄像装置的总体结构的俯视图。图24是根据本发明第九实施例的摄像装置的总体结构的俯视图。图25是根据第九实施例的摄像装置的总体结构的变形例的俯视图。图26是根据第九实施例的摄像装置的总体结构的另一变形例的俯视图。图27是用于说明传统的摄像装置的示意框图。图28是示出传统的摄像装置中一个像素的结构以及用于从该像素读出信号的电路结构的图。
具体实施例方式以下将参考示出本发明实施例的附图来详细说明本发明。图I是用于说明根据本发明第一实施例的摄像装置的总体结构的框图。假定实际上所示的区域I和2在垂直方向上重叠。在图I中，摄像装置包括像素部101 ;垂直选择电路102，用于选择像素部101的像素中的至少一行；以及列电路103，各自用于读出垂直选择电路102所选择的像素部101中的像素行上的像素的信号，并对所读取的信号进行预定处理。该摄像装置还包括列存储器104，各自用于针对各列、保持列电路103处理后的信号；水平选择电路105，各自用于选择相应的列存储器104中所保持的信号；以及输出信号线106，各自用于将水平选择电路105所选择的列的信号读出至输出电路107中的相应输出电路。注意，该摄像装置不仅可以包含所示的组件，还可以包含以下所述的时序发生器1007、以下所述的控制电路1009和数模转换器等，其中该时序发生器1007用于向垂直选择电路102、水平选择电路105、列电路103等分别供给定时信号。然而，这些组件没有必要设置在与摄像装置相同的芯片上，而且如图10所示，时序发生器1007和控制电路1009可以与该摄像装置分开设置。垂直选择电路102顺次选择像素部101中的多个行，并经由列电路103将所选择的行的信号输出至列存储器104。各水平选择电路105顺次选择相应的列存储器104中所保持的信号，并经由相应的输出信号线106将所选择的信号输出至相应的输出电路107。像素部101是通过将多个像素排列成二维阵列所构成的，以提供二维图像。
包括在区域I中的像素部101、垂直选择电路102和输出电路107形成在第一半导体基板上。另一方面，包括在区域2中的列电路103、列存储器104、水平选择电路105和输出信号线106形成在第二半导体基板上。第一半导体基板和第二半导体基板是分开形成的，并且在提供了需要电连接的布线的情况下进行层叠，由此将这两个基板安装在同一封装体内。即，如从摄像装置的封装体的上表面(从像素部101的光入射侧)所观看的，第二半导体基板的区域2上所形成的列电路103、列存储器104、水平选择电路105和输出信号线106以重叠方式配置于第一半导体基板的区域I上所形成的像素部101的下方。通过在位于区域I内的垂直选择电路102和输出电路107下方的区域2内配置时序发生器1007、控制电路1009、模数转换器等，可以实现高的面积效率。注意，在以下所述的多个实施例中，尽管将通过举例来说明包括第一半导体基板和第二半导体基板的结构，但这并非限制性的，而且该结构可以包括又一半导体基板。图2是示出根据第一实施例的摄像装置中像素以及用于从该像素读出信号的电路结构的图。 如图2所示，用于提供二维图像的像素阵列是通过将多个像素配置成二维阵列所构成的。各像素201被配置成包括光电二极管(以下还称为“ro”) 202、传送开关203、浮动扩散(以下还称为“FD”)204、复位开关207、MOS放大器205和选择开关206。PD202用作光电转换元件，其中该光电转换元件用于通过光电转换来将经由光学系统所入射的信号转换成电信号，由此生成电荷。PD202的正极连接至接地线，并且TO202的负极连接至传送开关203的源极。传送开关203由输入至其栅极端子的传送脉冲ΦΤΧ所驱动，以将Η)202中所产生的电荷传送至FD204。FD204用作电荷电压转换部，其中该电荷电压转换部用于临时累积电荷，并将所累积的电荷转换成电压信号。MOS放大器205由诸如MOSFET等的放大电路来实现，用作源极跟随器，并且其栅极输入有在FD204中通过对电荷进行转换得到的电压信号。此外，MOS放大器205的漏极连接至用于向其供给第一电位的第一电源线VDD1，并且其源极连接至选择开关206。选择开关206由输入至其栅极的垂直选择脉冲Φ SEL所驱动，其漏极连接至MOS放大器205，并且其源极连接至垂直信号线208。当垂直选择脉冲Φ SEL变为有效水平(高水平)时，属于像素阵列的相应行的各像素的选择开关206变为导通，由此MOS放大器205的源极连接至垂直信号线208。复位开关207的漏极连接至用于供给用作恒定电位的第二电位(复位电位)的第二电源线VDD2，并且其源极连接至FD204。此外，复位开关207由输入至其栅极的复位脉冲(tRES所驱动，以消除FD204中所累积的电荷。脉冲ΦΤΧ、Φ5Ε 和ARES是从垂直选择电路102所供给的。浮动扩散放大器不仅包括FD204和MOS放大器205，还包括用于向垂直信号线208供给恒定电流的恒流源209。在构成选择开关206所选择的行的各像素中，从PD202传送至FD204的电荷被转换成电压信号，并且该电压信号经由浮动扩散放大器被输出至针对各列所设置的垂直信号线(列信号线)208。连接至垂直信号线(列信号线)208的列电路103各自例如由⑶S (相关双采样)电路和增益放大器来实现。⑶S电路对输出至垂直信号线208的信号进行相关双采样处理。增益放大器利用预定增益对输出至垂直信号线208的信号进行放大。此外，列电路103由针对各列、各自具有相同结构的各电路所形成。通过列电路103进行了上述处理的信号由列存储器104中的相应列存储器来保持。将列存储器104所保持的信号经由输出信号线106传送至输出电路107。输出电路107对该输入信号进行放大、阻抗转换等，并将处理后的信号输出至摄像装置的外部。尽管列电路103、列存储器104和输出电路107可被配置成具有上述的电路结构，但列电路103可被配置成针对各列具有模数转换器。在这种情况下，除⑶S电路和增益放大器以外，列电路103还包括模数转换器。此外，这种情况下的各列存储器104是数字存储器，并且各输出电路107配置有包括LVDS (低压差分信号)驱动器的组件。所示的区域I、即第一半导体基板被配置成包括针对各像素所设置的TO202、传送开关203、FD204、复位开关207、MOS放大器205和选择开关206、以及输出电路107。所示的区域2、即第二半导体基板被配置成包括针对各列所 设置的垂直信号线208、恒流源209、列电路103、列存储器104和输出信号线106。垂直信号线(列信号线)208是连接在像素部101和列电路103之间的布线，并且可以包括在区域I或区域2中。此外，各选择开关206可以包括在区域2中。此外，如图3所示的电路结构的变形例那样，恒流源209可以包括在区域I中。然而，在这种情况下，恒流源209配置在与配置有像素的基板相同的基板上，因而面积效率不是很高。该结构仅在用于配置列电路103、列存储器104和输出信号线106的面积大于像素部的面积的情况下才有效。此外，如图4所示的电路结构的另一变形例那样，可以省略选择开关206。在不具有选择开关206的电路结构中，通过对复位脉冲(jiRES和第二电源线VDD2的电位进行控制来设置各选择行和各非选择行。图5是示出根据本发明第一实施例的摄像装置的截面结构的图。图5示出作为第一半导体基板的区域I层叠在作为第二半导体基板的区域2上的结构。利用相同的附图标记来表示与图2所示的组件相同的组件。表不第一半导体基板的区域I形成在半导体基板501上。区域I包括第一导电型的区域502JD的区域202、以及用于降低H) 202的暗电流的第一导电型的区域503。区域I还包括传送开关203、FD204和MOS放大器205。除此之外，区域I包括复位开关207。区域I还包括元件分离区域504、以多层方式形成的布线层505、以及位于布线层505的多层之间的层间膜506。通孔507使各布线之间电连接。由于区域I包括像素部，因此区域I还包括用于进行颜色分离的滤色器508、以及用于收集光的微透镜509。表示作为除第一半导体基板以外的半导体基板的第二半导体基板的区域2形成在半导体基板510上。由各开关组511中的多种类型的开关来形成列电路103的各电路。区域2还包括列存储器104和输出信号线106等。例如，由电连接在区域I和区域2之间的微凸块来形成垂直信号线208的连接点115。此外，除垂直信号线208的连接点115以夕卜，区域2还包括连接点512，其中连接点512例如是由用于电连接用于供给电源和各种驱动脉冲的布线的微凸块构成的。在本实施例中，尽管例示了由背面照射型构成光接收部的第一半导体基板，但该光接收部可以由正面照射型代替背面照射型构成。在第一实施例中，尽管像素部101、垂直选择电路102和输出电路107形成在区域I中并且其它的驱动电路配置在区域2中，但这并非限制性的。例如，如图6所示的摄像装置的总体结构的变形例那样，输出电路107可以配置在区域2中。此外，如图7所示的摄像装置的总体结构的另一变形例那样，垂直选择电路102的一部分可以配置在区域I中，并且垂直选择电路102的其余部分可以配置在区域2中。此夕卜，在这种情况下，如从上方所观看的，可以通过将垂直选择电路102的该部分和该其余部分配置在大致相同的位置处来提高面积效率。即，在本发明中，仅需要将像素部101的至少传送开关203、FD204、复位开关207和MOS放大器205配置在区域I中，从而防止FD204在区域I和区域2之间被分割。其它的驱动电路可以根据半导体基板的面积效率而配置在区域I或区域2中。在上述实施例中，尽管如图5所示将区域I设置在第一半导体基板上并将区域2设置在第二半导体基板上，但这并非限制性的，而且如图8所示，可以将区域I和2形成在同一半导体基板上。图8是示出根据本发明第二实施例的摄像装置的截面结构的图。利用相同的附图 标记来表示与图2和5所示的相同组件，并且省略了针对这些组件的说明。在图8所示的第二实施例中，在半导体基板501的正面(第一面或第二面)和背面(第一面或第二面)上分别形成区域I和区域2。在本实施例中，将假定形成有区域I的一侧为正面并且形成有区域2的一侧为背面来进行说明。保护层801对背面上的布线层505进行保护。插栓802使正面和背面之间电连接。此外，在上述实施例中，尽管已说明了区域I和区域2，但这些区域不限于两个，而且可以分成多个区域并且配置有各种组件。例如，如图9所示的变形例那样，可以在区域I上形成像素部101和垂直选择电路102，并且可以以在区域2和区域3之间进行分割的方式形成其余的驱动电路。在所示例子中，分别在区域2上形成垂直选择电路102的其余部分和列电路103、并且在区域3上形成列电路103的其余部分和其它的驱动电路。如上所述，通过横跨多个区域分开配置这些组件，可以针对各列安装模数转换器等，并且有效地配置不断增多的列电路103。注意，区域1、2和3可以分别形成在不同的半导体基板上。图10是作为配备有根据上述任一实施例和变形例的摄像装置的摄像设备的示例的数字照相机的示意图。在图10中，用于使被摄体的光学图像在固态摄像装置(根据上述任一实施例和变形例的摄像装置)上成像的镜头单元1001由镜头驱动单元1002所驱动，从而进行变焦控制、调焦控制和光圈控制等。机械快门1003由快门控制单元1004所控制。固态摄像装置1005将镜头单元1001所形成的被摄体图像转换成图像信号，并输出该图像信号。摄像信号处理电路1006对从固态摄像装置1005输出的图像信号进行各种校正，并对数据进行压缩。时序发生器1007是用于向固态摄像装置1005和摄像信号处理电路1006供给各种定时信号的驱动单元。控制电路1009对各种计算以及摄像设备的总体操作进行控制。存储器1008临时存储各种数据。记录介质控制接口 1010与诸如半导体存储器等的可移除的记录介质1011进行数据的记录或读出。显示单元1012显示各种信息项和所拍摄图像。接着，将说明拍摄期间具有上述结构的数字照相机的操作。当接通未示出的主电源时，控制系统的电源接通，并且诸如摄像信号处理电路1006等的摄像系统电路的电源也接通。随后，当按下未示出的释放按钮时，控制电路1009基于从测距装置1014输出的信号来提取高频成分，并进行相对于被摄体的距离的计算。之后，控制电路1009利用镜头驱动单元1002驱动镜头单元1001，并判断被摄体是否聚焦。如果判断为被摄体没有聚焦，则控制电路1009再次驱动镜头单元1001，并进行测距。然后，当确认了被摄体聚焦时，开始摄像操作。当摄像操作终止时，在摄像信号处理电路1006中对从固态摄像装置1005输出的图像信号进行图像处理，并且控制电路1009将该图像信号写入存储器1008。通过控制电路1009的控制，经由记录介质控制接口 1010来将存储器1008中所累积的数据记录在诸如半导体存储器等的可移除的存储介质1011中。注意，例如，可以将该数据经由未示出的外部接口部直接输入至计算机以进行图像处理。
图11是示出根据本发明第三实施例的摄像装置中像素的结构以及用于从该像素读出信号的电路结构的图。区域I是包括形成在第一半导体基板上的电路的芯片，并且区域2是包括形成在第二半导体基板上的电路的芯片。区域I主要包括像素201，并且区域2主要包括用于对来自像素201的信号进行处理的列电路。作为用于提供二维图像的像素阵列，区域I是通过将多个像素201配置成二维阵列所构成的。各像素201可被配置成包括光电二极管(以下还称为“PD”)202、传送开关203、浮动扩散(以下还称为“FD”)204、MOS放大器205、选择开关206和复位开关207。PD202用作光电转换部，其中该光电转换部用于通过光电转换将经由光学系统所入射的光转换成电信号，由此生成电荷。PD202的正极连接至接地线，并且TO202的负极连接至传送开关203的源极。传送开关203由输入至其栅极端子的传送脉冲ΦΤΧ所驱动，以将TO202中所产生的电荷传送至FD204。FD204用作电荷电压转换部，其中该电荷电压转换部用于临时累积电荷，并将所累积的电荷转换成电压信号。MOS放大器205用作源极跟随器，并且其栅极输入有在FD204中通过对电荷进行转换得到的电压信号。此外，MOS放大器205的漏极连接至用于向其供给第一电位的第一电源线VDD1，并且其源极连接至选择开关206。选择开关206由输入至其栅极的垂直选择脉冲Φ SEL所驱动，其漏极连接至MOS放大器205，并且其源极连接至垂直信号线208。当垂直选择脉冲Φ SEL变为有效水平(高水平)时，属于像素阵列的相应行的各像素的选择开关206变为导通，由此MOS放大器205的源极连接至垂直信号线208。垂直信号线208由共用列的多个像素201共同使用。复位开关207的漏极连接至用于供给第二电位(复位电位)的第二电源线VDD2，其源极连接至FD204，并且由输入至其栅极的复位脉冲CtRES所驱动，以消除FD204中所累积的电荷。浮动扩散放大器不仅包括FD204和MOS放大器205，还包括用于向垂直信号线208供给恒定电流的恒流源209。在构成选择开关206所选择的行的各像素中，FD204将从TO202传送至FD204的电荷转换成电压信号，并经由浮动扩散放大器将该电压信号输出至针对各列所设置的垂直信号线(列信号线)208。脉冲ΦΤΧ、CtSEL和CtRES是从以下所述的垂直选择电路所供给的。连接至各垂直信号线(列信号线)208的列电路103例如由列放大器110来实现。列电路103由针对各列、各自具有相同结构的各电路构成。列电路103可以具有仅包括图11所示的列放大器110的结构，或者可以具有包括CDS(相关双采样)电路的结构。
由列电路103进行了上述处理的信号由列存储器104中的相应列存储器所保持。将列存储器104所保持的信号经由输出信号线106传送至输出电路107。输出电路107对该输入信号进行放大、阻抗转换等，并将处理后的信号输出至摄像装置的外部。区域I和区域2经由垂直信号线(列信号线)208的连接点115电连接。如图11所示，各连接点115配置于MOS放大器205的下游，由此可以减少PRNU(光响应非均匀性)和DSNU (暗信号非均匀性)。恒流源209可以配置在区域2或区域I中。图12是示出图11所示的摄像装置的电路结构的变形例的图。在图12中，在列放大器110的下游位置处安装有列AD111。列ADlll是针对各列所设置的用于进行模数转换的模数转换器。在这种情况下，列电路103包括列放大器110和列AD111。列电路103还可以包括上述的⑶S电路等。在包括列ADlll的结构的情况下，列存储器104是数字存储器，并且输出电路107配置有包括LVDS (低压差分信号)驱动器的组件。 此外，如图13所示的另一变形例所示，该电路结构可以不包括选择开关206。图14是根据第三实施例的摄像装置的俯视示意图。区域I和区域2是分别形成在不同的半导体基板上的芯片，并且通过设置需要电连接的布线来安装在同一封装体上。即，如从该封装体的上表面所观看的，区域2以重叠方式配置于区域I下方。区域I的像素201形成在呈阵列的多个行和多个列上。上述用于对像素201进行驱动的脉冲ΦΤΧ、CjiSEL和CjiRES是针对各行从垂直选择电路102所供给的。用于从像素获取信号的垂直信号线208由同一列的像素共同使用。这里，利用附图标记2081、208_2、208_3和208_4来表示第一列至第四列中的垂直信号线208。区域I和区域2各自具有用于将垂直信号线208连接至列电路103的连接点115。利用附图标记115_1来表示包括在垂直信号线208_1中的连接点115。此外，利用附图标记103_1来表示连接至垂直信号线208_1的列电路103，并且利用附图标记104_1来表示连接至列电路103_1的列存储器104。区域2包括各自用于将来自列存储器104的信号传送至输出电路107的水平选择电路105。各水平选择电路105以时间序列将来自列存储器104的信号传送至输出电路107。尽管没有示出，但除所示的组件以外，区域I和区域2的其中一个包括上述的恒流源209。恒流源209可以包括在列电路103中。此外，例如，区域I和区域2的其中一个还包括时序发生器或控制电路、以及串行通信接口和数模转换器，其中该时序发生器或控制电路用于向垂直选择电路102、水平选择电路105和列电路103等提供定时信号。将各种脉冲从时序发生器等供给至各水平选择电路105，因而期望水平选择电路105配置于接近芯片的各端的位置。如图14所示，通过将连接点115配置于芯片的沿着各列方向的中央附近，可以使水平选择电路105沿着垂直方向配置。根据本实施例的摄像装置的截面结构与图5所示的根据第一实施例的截面结构大致相同，因而省略了针对该截面结构的例示和说明。如图14所示，通过在像素之间在各垂直信号线(列信号线)上共用连接点115，与针对各像素设置连接点的情况相比连接点的数量较小，从而可以解决由于连接点的形成误差而导致产量减少的问题。应当理解，连接点的数量不限于I个，而且可以考虑到产量来设置多个连接点。在本实施例中，在各像素之间共用区域I的各垂直信号线，由此没有必要针对各像素使区域I和区域2相连接。
在本实施例中，尽管示出了由背面照射型形成光接收部的第一半导体基板，但代替该背面照射型，可以由正面照射型来形成光接收部。图15是示出作为本实施例的变形例的正面照射型的截面结构的图。图15示出作为第一半导体基板的区域I层叠在作为第二半导体基板的区域2上的结构。省略了针对由与图5所示的附图标记相同的附图标记所表示的组件的说明。在正面照射型中，微透镜509相对于半导体基板501配置在布线层505的上部。在正面照射型中，形成通路601以使连接点115与区域I中的组件相连接。根据本发明第四实施例的正面照射型的区域I和区域2形成在同一基板501上的截面结构与图8所示的第二实施例的截面结构大致相同，因而省略了针对该截面结构的例示和说明，但如上所述，在这种情况下，连接点115由通路601构成，以使垂直信号线208与背面的电路相连接。图16是根据本发明第五实施例的摄像装置的总体结构的俯视图。图17和18是其各变形例的图。不同于图14，在图16所示的根据第五实施例的摄像装置的总体结构中，作为连接 点115的连接点115_1和115_2在沿着各列的方向上发生偏移，由此可以使连接点115紧接近列电路103_1和103_2。这样缩短了区域2内的布线长度，并且使得可以进一步高效地配置列电路103等。在图17所示的变形例中，连接点115_1、115_2、115_3和115_4发生偏移，由此可以以稀疏方式或非集中方式配置列电路103_f 103_4。在图14所示的列电路103集中于特定区域中的配置的情况下，列电路103所产生的热集中，由此用于接收来自列电路103的热的TO202导致在所拍摄图像的画面相应区域内发生暗电流的不均匀性。然而，利用图17所示的电路结构的配置，可以减少画面相应区域内由于列电路103的发热所引起的暗电流的不均匀性。在图17中，通过使列电路103_1和列存储器104_1以及列电路103_3和列存储器104_3的配置反转，使列电路103分散。为此，配置得以改善，使得输出信号线106也配置在沿着各列的方向的中央。然而，在图18所示的可以使列电路103和列存储器104的大小充分小的配置的情况下，没有必要将输出线配置于中央，并且列电路103_1和103_3可以在同一方向上配置。如上所述，通过使连接点115针对各列而偏移，可以高效地配置这些电路，并且可以实现减轻了列电路103的发热的影响的配置。图19是根据本发明第六实施例的摄像装置的总体结构的俯视图。图20和21是其各变形例的图。尽管在图14、16、17和18中例示出列电路103和列存储器104作为在沿着各行的方向上的宽度与两列相对应的电路，但这并非限制性的，而且在本发明中可以以不同方式对列电路103和列存储器104进行配置。例如，如图19所示，列电路103和列存储器104在沿着各行的方向上的宽度可以与一列相对应。然而，列电路103和列存储器104在沿着各列的方向上的长度增大，并且变成纵长型。列电路103和列存储器104与相邻的列电路103和列存储器104以元件分离区域分隔开，因而在列电路103和列存储器104形成在形状接近于正方形的区域中的情况下可以实现更加优良的面积效率。在图20所示的变形例中，列电路103和列存储器104在沿着各行的方向上的宽度与四列相对应。尽管列电路103和列存储器104在示意图中呈横长，但实际上，为了使电路的区域的形状接近正方形，通过针对各列而使连接点115偏移，可以提供这种布局。如图21的变形例所示，在列电路103和列存储器104在沿着各行的方向上的宽度增大的情况下，可以配置多个输出线106。输出线106并不消耗电力，因而通过增加输出线106的数量并将这些输出线106配置到列电路103和列存储器104之间，可以使发热分散。图22是根据本发明第七实施例的摄像装置的总体结构的俯视图。尽管图22所示的配置是基于与图17所示的配置的理念相同的理念所构成的，但在列电路103和列存储器104的大小均小的情况下，各电路之间形成有间隙。在如图12所示的情况那样安装列AD的情况下，可以配置数字电路1401。各数字电路1401能够对从列存储器104输出的信号进行诸如伽玛校正等的各种校正处理、以及诸如白平衡调整等的图像处理。该配置不限于图17和21所示的示例，而且通过以分散方式配置列电路103，还可以以分散方式配置数字电路1401，由此可以减少由于数字电路1401的发热所引起的暗电流的不均匀性。此外，在安装有列AD的情况下，不需要水平选择电路105。图23是根据本发明第八实施例的摄像装置的总体结构的俯视图。在图23中，连接点115配置于垂直方向上的一侧位置。在这种情况下，尽管无法减少暗电流的不均匀性， 但如图15和8所示，该配置对于形成通路而言是有效的。当连接点115附近的像素201的特性由于通路的形成而劣化时，可以通过使连接点115向着画面内相对不明显的上侧区域和下侧区域偏移来使特性低的相应像素作为图像不太明显。图24是根据本发明第九实施例的摄像装置的总体结构的俯视图。图25和26是其各变形例的图。在上述电路结构中，尽管垂直选择电路102形成在区域I内并且输出电路107形成在区域2内，但这并非限制性的。如图24所示，输出电路107可以形成在区域I内。在这种情况下，输出信号线106和输出电路107在区域I和区域2之间相连接。如图24示意性地所示，区域I和区域2的大小没有必要相同。此外，如图25的变形例所示，垂直选择电路102的一部分可以形成在区域2中。在该结构中，可以使垂直选择电路102中的用于对像素201进行驱动的驱动缓冲器移动至区域1，并且可以使垂直选择电路102的数字部移动至区域2。此外，如图26的变形例所示，可以对输出电路107进行配置，以使得这些输出电路107不是在水平方向上延伸而是在垂直方向上延伸。在列电路在垂直方向上小的情况下，可以通过采用这种布局来使区域I和区域2的大小近似相等。作为使用根据上述任一实施例及其变形例的摄像装置的摄像设备的数字照相机的结构和操作与参考图10所述的结构和操作相同，因而省略了针对该结构和操作的说明。还可以通过读出并执行记录在存储器装置上的程序以进行上述实施例的功能的系统或设备的计算机(或者CPU或MPU等装置)和通过下面的方法来实现本发明的各方面，其中，系统或设备的计算机通过例如读出并执行记录在存储器装置上的程序以进行上述实施例的功能来进行上述方法的各步骤。由于该原因，例如经由网络或者通过用作存储器装置的各种类型的记录介质(例如，计算机可读介质)将该程序提供给计算机。尽管已经参考典型实施例说明了本发明，但是应该理解，本发明不限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有这类修改、等同结构和功倉泛。本申请要求2011年8月2日提交的日本专利申请2011-169291以及2012年7月18日提交的日本专利 申请2012-159605的优先权，在此通过引用包含其全部内容。
权利要求
1.一种摄像装置，包括 第一半导体基板和第二半导体基板； 像素部，其包括光电转换元件，各自用于通过光电转换来生成电荷；浮动扩散部，各自用于临时存储所述光电转换兀件的其中一个所生成的电荷；以及放大器，各自用于输出与所述浮动扩散部的其中一个的电位相对应的信号； 多个列信号线，其中针对各列使所述信号从所述像素部输出至所述多个列信号线；以及 多个列电路，其分别连接至所述多个列信号线，并且用于对输出至所述多个列信号线的信号进行预定处理， 其中，所述像素部形成在所述第一半导体基板的区域上并且所述多个列电路形成在所述第二半导体基板的区域上，以使得在从光入射侧观看所述摄像装置的情况下，所述多个列电路以重叠方式位于所述像素部的下方。
2.根据权利要求I所述的摄像装置，其特征在于，所述第一半导体基板的区域和所述第二半导体基板的区域经由针对各列所设置的连接点而电连接，并且针对各列所设置的所述连接点分别位于所述多个列信号线上。
3.根据权利要求I所述的摄像装置，其特征在于，针对各列所设置的连接点集中配置于沿着各列的方向的中央附近。
4.根据权利要求I所述的摄像装置，其特征在于，针对各列所设置的连接点配置于沿着各列的方向的各个不同位置处。
5.根据权利要求I所述的摄像装置，其特征在于，所述多个列电路配置于沿着各列的方向的各个不同位置处。
6.根据权利要求I所述的摄像装置，其特征在于，所述多个列电路沿着各列的方向均匀配置。
7.根据权利要求I所述的摄像装置，其特征在于，在所述多个列电路的行或列之间配置有数字电路。
8.根据权利要求I所述的摄像装置，其特征在于，连接点集中配置于沿着各列的方向的外围附近。
9.根据权利要求I所述的摄像装置，其特征在于，还包括驱动电路，用于对所述像素部进行驱动；以及输出电路，用于输出由所述多个列电路进行了预定处理的信号， 其中，所述驱动电路或所述输出电路中的至少一部分分开形成在所述第一半导体基板的区域和所述第二半导体基板的区域上。
10.根据权利要求9所述的摄像装置，其特征在于，所述驱动电路或所述输出电路中的至少一部分形成在所述第一半导体基板的区域上。
11.根据权利要求I所述的摄像装置，其特征在于，所述像素部还包括传送单元，各自用于从所述光电转换元件的其中一个向所述浮动扩散部的其中一个传送电荷；以及复位单元，各自连接至所述浮动扩散部的其中一个，并且用于对所述浮动扩散部的其中一个进行复位。
12.—种摄像设备，其包括根据权利要求I所述的摄像装置。
13.一种摄像装置，包括半导体基板，其包括第一面和第二面； 像素部，其包括光电转换元件，各自用于通过光电转换来生成电荷；浮动扩散部，各自用于临时存储所述光电转换兀件的其中一个所生成的电荷；以及放大器，各自用于输出与所述浮动扩散部的其中一个的电位相对应的信号； 多个列信号线，其中针对各列使所述信号从所述像素部输出至所述多个列信号线；以及 多个列电路，其分别连接至所述多个列信号线，并且用于对输出至所述多个列信号线的信号进行预定处理， 其中，所述像素部形成在所述半导体基板的所述第一面上并且所述多个列电路形成在所述半导体基板的所述第二面上，以使得在从光入射侧观看所述摄像装置的情况下，所述多个列电路以重叠方式位于所述像素部的下方。
14.根据权利要求13所述的摄像装置，其特征在于，还包括驱动电路，用于对所述像素部进行驱动；以及输出电路，用于输出由所述多个列电路进行了预定处理的信号， 其中，所述驱动电路或所述输出电路中的至少一部分分开形成在所述半导体基板的所述第一面和所述半导体基板的所述第二面上。
15.根据权利要求13所述的摄像装置，其特征在于，所述驱动电路或所述输出电路中的至少一部分形成在所述第一面上。
16.根据权利要求13所述的摄像装置，其特征在于，所述像素部还包括传送单元，各自用于从所述光电转换元件的其中一个向所述浮动扩散部的其中一个传送电荷；以及复位单元，各自连接至所述浮动扩散部的其中一个，并且用于对所述浮动扩散部的其中一个进行复位。
17.一种摄像设备，其包括根据权利要求13所述的摄像装置。
全文摘要
本发明涉及一种摄像装置和摄像设备。该摄像装置在不会使像素部的性能劣化的情况下抑制外围电路的芯片面积增大，并且使得可以防止成本增加。该摄像装置包括第一半导体基板和第二半导体基板。像素部包括光电二极管，各自用于通过光电转换来生成电荷；浮动扩散，各自用于临时存储光电二极管所生成的电荷；以及放大器，各自连接至浮动扩散，用于输出与相应的浮动扩散的电位相对应的信号。列电路分别连接至垂直信号线，用于对从像素部输出至垂直信号线的信号进行预定处理。
文档编号H01L27/146GK102917184SQ20121027371
公开日2013年2月6日 申请日期2012年8月2日 优先权日2011年8月2日
发明者岸隆史 申请人:佳能株式会社