专利名称：一种应变硅浅沟槽隔离结构的形成方法
技术领域：
本发明涉及一种集成电路工艺制造技术，尤其涉及一种调整浅沟槽应力来提高互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)器件性能的一种应变硅浅沟槽隔离结构的形成方法。
背景技术：
随着超大型集成电路尺寸微缩化的持续发展，电子的元器件尺寸越来越小且对其运行操作速度的要求越来越高，因此，如何改善元器件的驱动电流日益显得尤为重要。直到最近为止，提高CMOS器件运行速度的方法都在集中于减小其沟道长度以及栅介质层的厚度。然而，在小于IOOnm的沟道长度情况下，如果要求电子元器件尺寸进一步缩小就会受到物理极限以及设备成本的限制。随着集成电路工艺逐步进入90nm、65nm甚至是45nm时代，栅氧厚度和栅极长度的减小趋势都已经逐步放缓。微电子工业界开始寻找其它方式以继续提高CMOS器件性能。其中，提升载流子迁移率被视为提高电子元器件工作速度最佳的替代方案之一。应变硅是一种通过多种不同的物理方法拉伸或是压缩硅晶格来达到提高CMOS晶体管载流子迁移率以至提高晶体管性能而不用减小晶体管面积的技术，用以提高沟道中电荷载流子的迁移率(NM0S中的电子和PMOS中的空穴)。通常应用外延生长SiGe源/漏或在栅上使用一个具有诱导应力的接触刻蚀停止层(Contact Etch Stop Layer,简称CESL),以使该应力施加在通道区域上。当沉积接触刻蚀停止层(CESL)后，由于CESL与其底部材质层之间的晶格空间不匹配，因而形成一个应力，此应力具有平行于晶体管通道的应力分量以及平行于晶体管宽度的应力分量。研究显示，CESL在通道长度的方向诱导出拉伸的应力场，以改善NMOS的性能，而利用压缩应力改善PMOS的性能。所以，为了提高CMOS的整体性能，可以通过增加NMOS晶体管在通道长度方向的拉伸应力，或者，提高PMOS晶体管在通道长度方向的压缩应力来实现。但是，集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。通常用来形成隔离结构的工艺是浅沟槽隔离(shallowtrench isolation，简称STI)工艺，传统的STI工艺通常包括以下简化步骤首先，在硅沉底上热生长或淀积氮化硅层；接下来，通过光刻和刻蚀过程选择性去除该氮化硅层，以在晶体管的源极/漏极区将会在存在的地方产生图形；在源极/漏极区图形形成以后，刻蚀产生浅沟槽；最后往浅沟槽里填充绝缘层二氧化硅(Si02)。浅沟槽里的这种绝缘层产生的应力，基本对MOS管没起到作用。但当电路元件持续缩小之后，为了提高器件的性能，除了常规的应变方法外，采用应变的绝缘材料填充到浅沟槽中，这种绝缘层对MOS沟道能够产生的拉伸或压缩的应力，起到和CESL应变方法一样的效果。然而，传统的STI工艺所形成的沟道张应力还不能满足高速增长的对电子元器件尺寸的需求，因此，如何开发出一种浅沟槽隔离结构的形成方法使沟道张应力在I. O GPa以上，是目前业界急要解决的问题。
发明内容
本发明的目的是提供了一种应变硅浅沟槽隔离结构的形成方法，通过提高沟道张应力，能够提闻娃的载流子迁移率，从而减小电阻与能耗并增大驱动电流和频率响应，最终提闻器件的性能。为解决上述问题，本发明提供一种应变硅浅沟槽隔离结构的形成方法，其包括如下步骤
步骤SOl :提供一半导体衬底，且在所述半导体衬底上依次形成有衬垫氧化层和氮化
娃层; 步骤S02 :采用刻蚀工艺在所述衬垫氧化层、氮化硅层和半导体衬底所形成层叠结构中形成浅沟槽；其中，所述浅沟槽的底部位于所述半导体衬底中；
步骤S03 :在所述浅沟槽侧壁、底部以及氮化硅层表面形成保护层；
步骤S04 :在表面形成有保护层的所述浅沟槽内沉积应变掺碳氧化硅层以形成隔离介质层；
步骤S05 :去除所述浅沟槽外的隔离掺碳氧化硅，以及所述氮化硅层表面形成的保护层，从而形成应变硅浅沟槽隔离结构。优选地，所述步骤S02具体包括步骤S021 :在所述衬垫氧化层和氮化硅层内形成暴露出所述衬底的开口 ；步骤S022 :沿所述开口刻蚀至所述衬底中形成浅沟槽。优选地，所述应变掺碳氧化硅层采用离子增强化学气相沉积工艺生成。优选地，沉积所述应变掺碳氧化硅的工艺温度为300°C ^400°C，反应气体为硅烷、甲烷和氧气的混合体。优选地，所述沉积掺碳氧化硅的工艺温度为350°C。优选地，所述掺碳氧化硅的含碳量大于等于1%。优选地，在所述步骤S05中，采用化学机械研磨工艺去除所述应变浅沟槽外的掺碳氧化硅以及所述氮化硅层表面形成的保护层。优选地，所述应变硅浅沟槽中的所述应变掺碳氧化硅层的上表面与所述氮化硅层表面平齐。优选地，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺所述的刻蚀工艺为等离子刻蚀工艺。优选地，沉积所述衬垫氧化层、所述氮化硅层和所述保护层的工艺为化学气相沉积工艺。从上述技术方案可以看出，本发明的应变硅浅沟槽隔离结构中是采用掺碳氧化硅作为绝缘层形成浅沟槽，由于掺碳氧化硅的晶格常数小于硅，能够对CMOS器件的沟道引入张应力；同时，在制造过程中还在兼容常规半导体基底和栅极上覆盖一层具有高张/缩应力的CESL层。上述两种应变硅方法相结合，可以进一步提高CMOS电子的迁移率，改善CMOS器件性能。
图1为本发明应变硅浅沟槽隔离结构的形成方法的一较佳具体实施例的流程示意 图2 7为采用图1所示的方法各分步骤所形成出的应变硅浅沟槽隔离结构的示意图。
具体实施例方式为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。上述及其它技术特征和有益效果，将结合实施例及附图I至图7对本发明的应变硅浅沟槽隔离结构的形成方法进行详细说明。图I为本发明应变硅浅沟槽隔离结构的形成方法的一较佳具体实施例的流程示意图；图2 7为采用图I所示形成方法所制造出的应变硅浅沟槽隔离结构的示意图。请参阅图1，在本实施例中，本发明提供一种应变硅浅沟槽隔离结构的形成方法具体包括以下步骤
步骤SOl :如图2所示，提供一半导体衬底100，半导体衬底100上依次形成有衬垫氧化层101和氮化硅层102 ;其中，半导体衬底100的材料为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘娃材料(Silicon on insulator,简称SOI),还可以是其它半导体材料或其它结构，在此不再赘述。衬垫氧化层101可以为二氧化硅(Si02)，衬垫氧化层101为后续氮化硅层102提供缓冲层，具体地说，衬垫氧化层101用于避免直接在衬底上生长氮化硅层会产生位错的缺点，同时，衬垫氧化层101还可以作为后续刻蚀氮化硅层102步骤中的刻蚀停止层；优选地，氮化硅层102形成工艺可以为现有的化学气相沉积工艺。步骤S02 :采用刻蚀工艺在衬垫氧化层101、氮化硅层102和半导体衬底100所形成层叠结构中形成浅沟槽104 (如图4所示)；其中，该浅沟槽104的底部位于半导体衬底100 中。具体地说，步骤S02包括步骤S021和步骤S022
步骤S021 :在衬垫氧化层101和氮化硅层102内形成暴露出所述衬底的开口 103 (如图3所示)；
步骤S022:沿开口 103刻蚀至衬底中，形成浅沟槽104 (如图4所示)。开口 103的形成工艺可以为现有的等离子刻蚀工艺。刻蚀半导体衬底100的工艺可以为现有的等离子刻蚀工艺，也就是说，沿着开口 103用等离子刻蚀工艺刻蚀半导体衬底100形成浅沟槽104。步骤S03 :如图5所示，在具有开口 103的浅沟槽104的侧壁、底部以及氮化硅层102表面形成保护层105。保护层105为氧化硅，保护层105的形成工艺可以为现有的化学气相沉积工艺。步骤S04 :如图6所示，在表面形成有保护层105的浅沟槽104内沉积应变掺碳氧化娃(Carbon Doped Oxide,简称⑶0)直至填充开口 103以充当隔离介质层106,应变掺碳氧化硅采用离子增强化学气相沉积工艺沉积形成。沉积掺碳氧化硅的工艺温度是3000C 400°C，其中，较佳的反应温度为350，反应气体为硅烷、甲烷和氧气的混合体。
在本发明的一些实施例中，掺碳氧化硅的含碳量超过1%，掺碳氧化硅层106的厚度根据浅沟槽104的深度确定，以确保完全填满浅沟槽104的开口 103，由于掺碳氧化硅106的晶格常数小于硅，因此在后续高温退火工艺中，能够在半导体基底层100的沟道中引入张应力，从而提高NMOS器件的性能。实验表明，工艺温度为350°C下形成的掺碳氧化硅层106能够形成良好的高张应力，且张应力在I. O GPa以上。步骤S06 :如图7所示，去除具有开口 103的浅沟槽104外的掺碳氧化隔离掺碳氧化硅，以及所述氮化硅层表面形成的保护层，从而形成的应变硅浅沟槽结构。去除具有开口 103的浅沟槽104外的掺碳氧化娃可以采用化学机械研磨(Chemical MechanicalPolishing，简称CMP)工艺，同样，也可以采用CMP工艺去除浅沟槽104外的掺碳氧化硅以及氮化娃层102表面形成的保护层105。进一步地，使浅沟槽104和开口 103中的应变掺碳氧化硅层的上表面与氮化硅层102的表面平齐。
此外，在完成上述步骤后，继续执行形成CMOS器件的其它步骤，例如，形成CMOS器件的栅极、源极和漏极，以及在CMOS器件的源极和漏极以及栅极上形成金属硅化物，例如NiPt等、形成层间介质，接触孔的刻蚀以及执行铜后道工艺，上述工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不赘述。综上所述，本发明在应变CMOS器件的制造过程中采用掺碳氧化硅填充形成了应变硅浅沟槽隔离结构，由于掺碳氧化硅的晶格常数小于硅，能够在CMOS器件的沟道中引入张应力；同时，在制造过程中还在兼容常规半导体衬底和栅极上覆盖一层具有高张/缩应力的CESL层。因此，本发明将两种应变硅方法相结合，进一步了提高CMOS电子的迁移率，极大地改善了 CMOS器件性能。以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
权利要求
1.一种应变硅浅沟槽隔离结构的形成方法，其特征在于，包括 步骤SOl :提供一半导体衬底，且在所述半导体衬底上依次形成有衬垫氧化层和氮化娃层; 步骤S02 :采用刻蚀工艺在所述衬垫氧化层、氮化硅层和半导体衬底所形成层叠结构中形成浅沟槽；其中，所述浅沟槽的底部位于所述衬底中； 步骤S03 :在所述浅沟槽侧壁、底部以及氮化硅层表面形成保护层； 步骤S04 :在表面形成有保护层的所述浅沟槽内沉积应变掺碳氧化硅层以形成隔离介质层； 步骤S05 :去除所述浅沟槽外的隔离掺碳氧化硅，以及所述氮化硅层上表面形成的保护层，从而形成应变硅浅沟槽隔离结构。
2.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，所述步骤S02具体包括 步骤S021 :在所述衬垫氧化层和氮化硅层内形成暴露出所述衬底的开口 ； 步骤S022 :沿所述开口刻蚀至所述衬底中形成浅沟槽。
3.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，沉积所述应变掺碳氧化硅层采用离子增强化学气相沉积工艺生成。
4.如权利要求3所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，沉积所述应变掺碳氧化硅的工艺温度为300°C 400°C，反应气体为硅烷、甲烷和氧气的混合体。
5.如权利要求4所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，所述沉积掺碳氧化硅的工艺温度为350°C。
6.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，所述掺碳氧化娃的含碳量大于等于1%。
7.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，在所述步骤S05中，采用化学机械研磨工艺去除所述浅沟槽外的掺碳氧化硅以及所述氮化硅层表面形成的保护层。
8.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，所述应变硅浅沟槽中的所述应变掺碳氧化硅层的上表面与所述氮化硅层表面平齐。
9.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺。
10.如权利要求I所述的应变硅浅沟槽隔离结构的形成方法，其特征在于，沉积所述衬垫氧化层、氮化硅层和所述保护层的工艺为化学气相沉积工艺。
全文摘要
本发明提供一种应变硅浅沟槽隔离结构的形成方法，其包括如下步骤提供一半导体衬底，半导体衬底上依次形成有衬垫氧化层和氮化硅层；采用刻蚀工艺在衬垫氧化层、氮化硅层和半导体衬底所形成层叠结构中形成浅沟槽；其中，浅沟槽的底部位于所述半导体衬底中；在浅沟槽侧壁、底部以及氮化硅层表面形成保护层；在表面形成有保护层的浅沟槽内沉积应变掺碳氧化硅层以形成隔离介质层；去除浅沟槽隔离外的掺碳氧化硅以及氮化硅层表面形成的保护层以形成应变硅浅沟槽隔离结构。本发明的应变硅浅沟槽隔离的形成方法能够提高硅的载流子迁移率，从而减小电阻与能耗并增大驱动电流和频率响应，最终提高器件的性能。
文档编号H01L21/762GK102881628SQ201210342100
公开日2013年1月16日 申请日期2012年9月14日 优先权日2012年9月14日
发明者曾绍海, 左青云, 李铭 申请人:上海集成电路研发中心有限公司