使用硅的选择氧化技术制造结势垒肖特基二极管的方法
【专利摘要】本发明公开一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，使用LOCOS（硅的局部氧化）氧化硅的形成，把注入的杂质离子的扩散范围有效的局限在LOCOS氧化硅区域之间，从而有效减少PN结的P区域或N区域横向（水平方向）的扩散的范围，因而减少了P区域或N区域横向扩散所占用的肖特基介面，因此肖特基介面的面积可以得到充分的利用，同时将有效的肖特基势垒界面弯曲成曲面从而增加导电面积，补偿异型小岛占用的面积，因而提升了势垒结肖特基二极管正向通电的功能及效率。
【专利说明】使用硅的选择氧化技术制造结势垒肖特基二极管的方法
【技术领域】
[0001]本发明设计二极管制造领域，具体涉及一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法。
【背景技术】
[0002]肖特基二极管是近年来问世的低功耗、大电流、超高速半导体器件。其反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安。这些优良特性是快恢复二极管所无法比拟的。肖特基二极管是利用金属与半导体接触形成的金属一半导体结原理制作而成的，又被称为金属一半导体(接触)二极管或表面势垒二极管。
[0003]普通肖特基二极管在表层金属与硅层之间具有的一个肖特基势垒介面。此介面在正向电压时可以导通大正向电流；而在反向电压的情况下阻止电流流通，只有少量的反向漏电发生。当反向偏压加大，反向漏电会随着加大，这是肖特基势垒的自然物理特性。为了克服此反向漏电随着反向电压增加而增大的问题，而设计出的一种结势垒肖特基二极管，该结势垒肖特基二极管在普通肖特基二极管的肖特基势垒介面下加入多个隔离的“P”或“N”型半导体离子扩散而成的小区域，这些“P”型区域与“N”型的外延区形成多个PN结或“N”型区域与“P”型的外延区形成多个PN结。当反向偏压加大时，这些PN结在肖特基势垒介面下形成一层空泛层，此空泛层的厚度会随着反向电压增加而扩大，因而减小了反向电压的电场对肖特基势垒介面的影响，达到反向漏电会大幅度降低的目的。然而这种势垒肖特基二极管所存在的缺点是:由于加入的“P”或“N”型小岛区域占用了一部分原有肖特基势垒介面的面积；所以在正向电压的情况下，可以导通电流的面积变小，所以正向电流也会相对的减小，因而降低了正向导通电流的功能及效率。因此，如何限制加入“P”或“N”型半导体离子横向(水平方向)扩散的范围，同时将有效的肖特基势垒界面弯曲成曲面从而增加导电面积，补偿异型小岛占用的面积，是势垒肖特基二极管制作过程中需要解决的问题。
【发明内容】
[0004]本发明所要解决的技术问题是提供使用一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，该方法能够减少加入的“P”或“N”异型半导体离子横向(水平方向)扩散的范围，同时将有效的肖特基势垒界面弯曲成曲面从而增加导电面积，补偿异型小岛占用的面积，有效提升了势垒结肖特基二极管正向通电的功能及效率。
[0005]为解决上述问题，本发明是通过以下方案实现的:
[0006]一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，包括晶体生成步骤和封装步骤，其中晶体生成步骤包括:
[0007](I)在娃片衬底上覆盖一层娃外延层；
[0008](2)在娃外延层上先成长一层薄的氧化娃,其上再沉积一层氮化娃；
[0009](3)用光刻法在氮化硅层表面形成多个块状光胶区域，这些块状光胶区域各自独立分布并覆盖在氮化硅层表面；[0010](4)用干蚀刻法把没有光胶覆盖的区域下的氮化硅蚀刻掉，再把光胶清除干净；
[0011](5)使用炉管烧结法在没有氮化硅的区域内即氧化硅的上下表面双向成长一层厚的氧化硅，此时由于氧化硅向下的成长，硅表面变成一些相互独立的下突曲面；
[0012](6)使用磷酸把剩余的氮化硅清除；
[0013](7)在步骤(6)所得晶体表面用离子注入法注入杂质离子，此时晶片表面有步骤
(5)所述厚的氧化硅的区域，杂质离子被阻挡而不能进入至硅表面；
[0014](8)用炉管烧结法把杂质离子扩散至硅片表面以下与下突曲面区形成PN结；
[0015](9)用光刻法在步骤(8)所得晶体的表面形成一个环状光胶区域，该环状光胶区域位于晶体表面的边缘处并覆盖在晶体表面；
[0016]( 10)用干或湿蚀刻法把没有光胶覆盖的区域下的氧化硅蚀刻掉，再把光胶清除干净;
[0017](11)在步骤(10)所得晶片表面沉积肖特基金属，并用炉管或快速热处理方法形成金属硅的肖特基介面；
[0018](12)在步骤(11)所得晶片表面蒸镀或溅镀一层厚的表面金属层，再用光刻及蚀刻方法把表面金属层进行区隔或独立；
[0019](13)把硅片衬底减薄至适当的厚度，并在晶片底面蒸镀或溅镀背面金属层。
[0020]上述步骤(2)中，所述氧化硅为SiO2，所述氮化硅为Si3N4。
[0021]上述步骤(2)中，氧化硅的厚度小于氮化硅的厚度。
[0022]上述步骤(8)中，杂质离子在垂直方向上的扩散深度小于或等于外延层下突曲面的深度。
[0023]上述方法中，当使用N+型硅片衬底时，则所覆盖的外延层为N-型外延层，所注入的杂质离子为P型的硼离子或硼的化合物离子；此外，当使用P+型硅片衬底时，则所覆盖的外延层为P-型外延层，所注入的离子为N型的磷离子或砷离子。
[0024]与现有技术相比，本发明使用LOCOS (硅的局部氧化)氧化硅的形成，把注入的杂质离子的扩散范围有效的局限在LOCOS氧化硅区域之间，从而有效减少PN结的P区域或N区域横向(水平方向)的扩散的范围，因而减少了 P区域或N区域横向扩散所占用的肖特基介面，因此肖特基介面的面积可以得到充分的利用，同时将有效的肖特基势垒界面弯曲成曲面从而增加导电面积，补偿异型小岛占用的面积，因而提升了势垒结肖特基二极管正向通电的功能及效率。
【专利附图】
【附图说明】
[0025]图1-图9为实施例1所述晶体生成步骤的各个分步骤所得到得晶体结构示意图。
[0026]图10为实施2所述晶体生成步骤最终所得到得晶体结构示意图。
【具体实施方式】
[0027]实施例1:
[0028]一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，包括晶体生成步骤和封装步骤，其中晶体生成步骤包括:
[0029](I)在N+型硅片衬底上覆盖一层N-型硅外延层。如图1所示。[0030](2)在N-型硅外延层上先成长一层薄的氧化硅，其上再沉积一层氮化硅；且氧化硅的厚度小于氮化硅的厚度。在本实施例中，所述氧化硅为SiO2，其厚度约为300埃；所述氮化硅为Si3N4，其厚度约为2000埃。
[0031](3)用光刻法在氮化硅层表面形成多个块状光胶区域，这些块状光胶区域各自独立的分布并覆盖在氮化硅层表面。如图2所示。
[0032](4)用干蚀刻法把非块状光胶区域下(此时为没有光胶覆盖部分)的氮化硅蚀刻掉，再把光胶清除干净。如图3所示。
[0033](5)使用炉管烧结法在非块状光胶区域(此时为没有氮化硅覆盖区域)内上下双向成长一层厚的氧化娃，其厚度约为lum。由于氧化娃向下的成长,娃下表面变成一些相互独立的下突曲面；而由于氧化硅向上的成长，硅上表面变成一些相互独立的上突曲面。如图4所示。
[0034](6)使用磷酸把剩余的氮化硅清除。
[0035](7)在步骤(6)所得晶体表面用离子注入法注入P型的硼离子或硼的化合物离子。此时，由于晶片表面有步骤(5)所述厚的氧化硅的区域，硼离子或硼的化合物离子被阻挡而不能进入至硅表面，即硼离子或硼的化合物离子被限制在下突曲面之间。如图5所示。
[0036](8)用炉管烧结法把硼或硼的化合物离子扩散至硅表面以下与下突曲面区形成PN结。由于厚的氧化硅的阻挡，硼或硼的化合物离子在水平方向上的扩散宽度被限在厚的氧化硅层之间。另外，硼或硼的化合物离子在垂直方向上的扩散深度小于或等于凹陷区域的深度，即硼或硼的化合物离子扩散后的最底部所处水平面高度高于厚的氧化硅层的最底部所处水平面高度。如图6所示。
[0037](9)用光刻法在步骤(8)所得晶体的表面形成一个环状光胶区域，该环状光胶区域位于晶体表面的边缘处并覆盖在晶体表面。如图7所示。
[0038]( 10)用干或湿蚀刻法把没有光胶覆盖的区域下的氧化硅蚀刻掉，再把光胶清除干净。如图8所示。
[0039](11)在步骤(10)所得晶片表面沉积肖特基金属，并用炉管或快速热处理方法形成金属硅的肖特基介面。如图9所示。
[0040](12)在步骤(11)所得晶片表面蒸镀或溅镀一层厚的阳极表面金属层，再用光刻及蚀刻方法把阳极表面金属层进行区隔或独立。
[0041](13)把硅片衬底减薄至适当的厚度，并在晶片底面蒸镀或溅镀阴极背面金属层。
[0042]实施例2:
[0043]本实施例2可以将实施例1的N型及P型互换，而获得以P+型衬底，P-型外延层及N型离子注入的势垒结肖特基二极管，如图10所示。即
[0044]一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，包括晶体生成步骤和封装步骤，其中晶体生成步骤包括:
[0045](I)在P+型硅片衬底上覆盖一层P-型硅外延层；如图1所示。
[0046](2)在P-型硅外延层上先成长一层薄的氧化硅，其上再沉积一层氮化硅；且氧化硅的厚度小于氮化硅的厚度。在本实施例中，所述氧化硅为SiO2，其厚度约为300A ;所述氮化硅为Si3N4，其厚度约为2000A。上述1A=10_4u。
[0047](3)用光刻法在氮化硅层表面形成多个块状光胶区域，这些块状光胶区域各自独立的分布并覆盖在氮化硅层表面。
[0048](4)用干蚀刻法把非块状光胶区域下(此时为没有光胶覆盖部分)的氮化硅蚀刻掉，再把光胶清除干净。
[0049](5)使用炉管烧结法在非块状光胶区域(此时为没有氮化硅覆盖区域)内上下双向成长一层厚的氧化娃，其厚度约为lum。由于氧化娃向下的成长,娃下表面变成一些相互独立的下突曲面；而由于氧化硅向上的成长，硅上表面变成一些相互独立的上突曲面。
[0050](6)使用磷酸把剩余的氮化硅清除。
[0051](7)在步骤(6)所得晶体表面用离子注入法注入N型的磷离子或砷离子。此时，由于晶片表面有步骤(5)所述厚的氧化硅的区域，磷离子或砷离子被阻挡而不能进入至硅表面，即磷离子或砷离子被限制在下突曲面之间。
[0052](8)用炉管烧结法把磷离子或砷离子扩散至硅表面以下与下突曲面区形成PN结。由于厚的氧化硅的阻挡，磷离子或砷离子在水平方向上的扩散宽度被限在厚的氧化硅层之间。另外，磷离子或砷离子在垂直方向上的扩散深度小于或等于凹陷区域的深度，即磷离子或砷离子扩散后的最底部所处水平面高度高于厚的氧化硅层的最底部所处水平面高度。
[0053](9)用光刻法在步骤(8)所得晶体的表面形成一个环状光胶区域，该环状光胶区域位于晶体表面的边缘处并覆盖在晶体表面。
[0054]( 10)用干或湿蚀刻法把没有光胶覆盖的区域下的氧化硅蚀刻掉，再把光胶清除干净。
[0055](11)在步骤(10)所得晶片表面沉积肖特基金属，并用炉管或快速热处理方法形成金属硅的肖特基介面；如图10所示。
[0056](12)在步骤(11)所得晶片表面蒸镀或溅镀一层厚的阴极表面金属层，再用光刻及蚀刻方法把阴极表面金属层进行区隔或独立。
[0057](13)把硅片衬底减薄至适当的厚度，并在晶片底面蒸镀或溅镀阳极背面金属层。
【权利要求】
1.使用硅的选择氧化技术制造结势垒肖特基二极管的方法，包括晶体生成步骤和封装步骤，其特征在于:所述晶体生成步骤包括: (1)在娃片衬底上覆盖一层娃外延层； (2)在娃外延层上先成长一层薄的氧化娃,其上再沉积一层氮化娃； (3)用光刻法在氮化硅层表面形成多个块状光胶区域，这些块状光胶区域各自独立分布并覆盖在氮化硅层表面； (4)用干蚀刻法把没有光胶覆盖的区域下的氮化硅蚀刻掉，再把光胶清除干净； (5)使用炉管烧结法在没有氮化硅的区域内即氧化硅的上下表面双向成长一层厚的氧化硅，此时由于氧化硅向下的成长，硅表面变成一些相互独立的下突曲面； (6)使用磷酸把剩余的氮化硅清除； (7)在步骤(6)所得晶体表面用离子注入法注入杂质离子，此时晶片表面有步骤(5)所述厚的氧化硅的区域，杂质离子被阻挡而不能进入至硅表面； (8)用炉管烧结法把杂质离子扩散至硅片表面以下与下突曲面区形成PN结； (9)用光刻法在步骤(8)所得晶体的表面形成一个环状光胶区域，该环状光胶区域位于晶体表面的边缘处并覆盖在晶体表面； (10)用干或湿蚀刻法把没有光胶覆盖的区域下的氧化硅蚀刻掉，再把光胶清除干净； (11)在步骤(10)所得晶片表面沉积肖特基金属，并用炉管或快速热处理方法形成金属娃的肖特基介面； (12)在步骤(11)所得晶片表面蒸镀或溅镀一层厚的表面金属层，再用光刻及蚀刻方法把表面金属层进行区隔或独立； (13)把硅片衬底减薄至适当的厚度，并在晶片底面蒸镀或溅镀背面金属层。
2.根据权利要求1所述使用硅的选择氧化技术制造结势垒肖特基二极管的方法，其特征在于:步骤(2)中，所述氧化硅为SiO2，所述氮化硅为Si3N4。
3.根据权利要求1或2所述使用硅的选择氧化技术制造结势垒肖特基二极管的方法，其特征在于:步骤(2)中，氧化硅的厚度小于氮化硅的厚度。
4.根据权利要求1所述使用硅的选择氧化技术制造结势垒肖特基二极管的方法，其特征在于:步骤(8)中，杂质离子在垂直方向上的扩散深度小于或等于外延层下突曲面的深度。
5.根据权利要求1所述使用硅的选择氧化技术制造结势垒肖特基二极管的方法，其特征在于: 当使用N+型硅片衬底时，则所覆盖的外延层为N-型外延层，所注入的杂质离子为P型的硼离子或硼的化合物离子； 当使用P+型硅片衬底时，则所覆盖的外延层为P-型外延层，所注入的杂质离子为N型的磷离子或砷离子。
【文档编号】H01L29/872GK103681318SQ201210345828
【公开日】2014年3月26日 申请日期:2012年9月18日 优先权日:2012年9月18日
【发明者】关仕汉, 李勇昌, 彭顺刚, 邹锋, 王常毅 申请人:桂林斯壮微电子有限责任公司