专利名称：一种金属-介质-金属电容及其制造方法
技术领域：
本发明属于集成电路领域，具体涉及一种金属-介质-金属电容及其制造方法。
背景技术：
在集成电路中，电容作为常用的电子元器件单元被广泛地应用。通常，在半导体集成电路中，集成电容与晶体管电路制作在同一芯片上。目前，芯片中广泛采用的电容形式包括金属-介质-金属电容。传统的金属-介质-金属电容，可以在同一金属层采用插指状结构，并利用多层金属层叠层的方式在相对较小的面积上制作容量更大的电容，因此在设计大容量集成电容时设计者更青睐这类电容。
下层金属层的层间介质层电容(也称层间电容)，大大地提高了面积利用率和电容量。其中前者产生的电容与层内介质的介电常数(介电常数简称k值)、金属层深度和金属极板长度(例如指状极板的每指长度)成正比，与金属极板间距成反比；后者产生的电容与层间介质层的k值、上下层金属极板的重叠面积成正比，与层间介质层的厚度成反比。在同一金属层中，提高介质的介电常数k值是提高电容的面积利用率和电容量的方法之一。然而，在常规的芯片制作的后道互连工艺中，为降低金属连线的寄生RC延迟，后道金属层介质的k值一般不宜过高；特别是在高阶制程中，后道金属层中采用低介电常数(low-k)介质层来降低金属连线的寄生RC延迟。因此，如何能够在提高电容的面积利用率和电容量的同时，降低或不增加寄生RC延迟，一直是本领域技术人员想要解决的技术问题。
发明内容
本发明提供了一种金属-介质-金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤，
所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属-介质-金属的电容结构；
所述后道金属层单元的制作过程包含以下步骤
在基底之上，沉积第一介质层；
在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层；
在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层；
在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层；
再在所述第二刻蚀工艺后所形成的结构表面沉积金属层；在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；或者，所述第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述金属连线区域的介质层的图形；所述电容区域的介质层采用High-K的材料；所述金属连线区域的介质层采用Low-K的材料。通过本发明的制造方法，可以将具有较高介电常数的介质层的电容集成到采用常规或者较低介电常数介质的后道互连工艺中，从而可以实现在大容量集成电容的时候，提高电容的面积利用率和电容量的同时，不影响或者降低金属连线的RC寄生延迟。采用上述制造方法获得的金属-介质-金属电容，在后道金属层单元中，电容区域的介质层中采用了具有较高介电常数的材料，提高了电容的面积利用率和电容量，而金属连线区域的介质层采用常规或较低介电常数的材料，不影响或降低金属连线区域的寄生RC延迟。所述的金属-介质-金属电容,其中介质也称电介质,可以采用本领域技术人员所熟知的能够用于电容的电介质，例如绝缘体或半导体等；更具体的，优选可以用于电容的氧化物或氮化物；其中所述金属，可以采用本领域技术人员所熟知的能够用于电容的金属物质，优选铜金属。所述的金属-介质-金属电容，其可以只包含一层金属层单兀，也可以是多层金属层单元叠层结构。 金属-介质-金属的电容结构可以采用本领域技术人员所熟知的各种类型，例如平板型、插指型等。优选采用可以充分利用侧壁电容的结构类型。在本发明的一个具体实施例中，电容结构采用插指型。优选采用电容结构对称性更好的类型，可以降低寄生RC延迟。另外，为提高电容的面积利用率和电容量，所述的金属-介质-金属电容的所有电容区域的介质层都采用介电常数较高的材料。所述金属层单元的叠层结构也可以采用本领域技术人员所熟知的各种类型。优选采用可以充分利用层间电容的结构类型。优选相邻金属层单元的金属极板区域相同且对齐。所述金属-介质-金属电容中，其包含一层或多层后道金属层单元，所述后道金属层单元包含金属连线区域和电容区域。在一个实施例中，最上层的后道金属层单元同时包含了电容区域和金属连线区域。所述的基底可以是表面已经形成了半导体器件层的衬底；所述基底也可以是在所述衬底表面制作了至少一层金属层单元后所形成的。所述的沉积第一介质层和第二介质层的操作，可以采用本领域技术人员所熟知的方法，例如采用离子体增强型化学气相沉积(PECVD)或原子层沉积(ALD)或旋涂的方法。所述沉积操作之后，可以采用本领域技术人员所熟知的方法使沉积操作后形成的表面平坦化，例如采用化学机械抛光的方法研磨沉积操作后形成的表面。所述的定义出第一介质层图形，可以采用本领域技术人员所熟知的方法。在一个实施例中，采用光刻工艺在形成的结构表面定义出第一介质层图形，具体地，在第一介质层表面上旋涂光刻胶，光刻形成第一介质层图形。通过后续的第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层。所述的定义出第二介质层图形，可以采用本领域技术人员所熟知的方法。在本发明的一个实施例中，采用光刻工艺在形成的结构表面定义出第二介质层图形，具体地，在第二介质层表面上旋涂光刻胶，光刻形成第二介质层图形，并且在定义出第二介质层图形之后或者同时，对所述的第一介质层图形进行光刻对准。通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的其他所有区域的第二介质层，形成了介质凹槽。再在所述第二刻蚀工艺后所形成的结构表面沉积金属层。在一个具体实施方案中，在所述第二刻蚀工艺后所形成的沟槽中填充金属，可以采用本领域技术人员所熟知的方法进行填充，例如电镀的方式。另外，第一介质层图形内的介质凹槽和第二介质层图形内的介质凹槽可以填充不同的金属。在一个具体实施例中，采用电镀的方式在所述第二刻蚀工艺后所形成的沟槽中·全部填充铜金属。在一个具体实施方案中，在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；即，先沉积电容区域的介质层，经第一刻蚀工艺后，再沉积金属连线区域的介质层。所述电容区域的介质层采用k值大于7的high-k材料，即先沉积的第一介质层采用k值大于7的high-k材料；所述金属连线区域的介质层(即后沉积的第二介质层)采用k值小于4的材料，例如常规介质(k值约为3. 9)或者low-k (k值小于3)材料。在另一个具体实施方案中，在所述后道金属层单元中第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述金属连线区域的介质层的图形；即，先沉积金属连线区域的介质层，经第一刻蚀工艺后，再沉积电容区域的介质层，所述电容区域的介质层采用k值大于7的high-k材料,即后沉积的第二介质层采用k值大于7的high-k材料的介质，所述金属连线区域的介质层(即先沉积的第一介质层)采用k值小于4的材料，例如常规介质(k值约为3. 9)或者low-k (k值小于3)材料。在其中一个具体实施方案中，所述的电容区域的介质层采用k值大于7的high-k的材料，诸如Al2O3 (k 9)、Si3N4(k 7. 8)、ZrO2 (k 25)、Ti02 (k 80)中的任意一种。在其中一个优选实施方案中，其电容区域的介质层采用介电常数为9的Al2O3的材料。在另一个优选实施方案中，所述的电容区域的介质层都采用k值较大的氧化物材料的材料，优选，采用介电常数为80的TiO2的材料。在一个具体实施方案中，所制造的金属-介质-金属电容中的所有电容区域都采用k值大于7的high-k的材料。在其中一个具体实施方案中，所述的还包含有金属连线区域的电容单元，其金属连线区域的介质层采用常规介质(k值约为3. 9)或者low-k (k值小于3)材料的材料。在其中一个优选实施方案中，其金属连线区域的介质层采用k值约3. 9的二氧化硅材料。在另一个实施例中，所述的还包含有金属连线区域的电容单元，其金属连线区域的介质层采用k值约为2. 4的氟化的非晶碳。在一个具体实施方案中，在所述的沉积第一介质层步骤之后、定义第一介质层图形步骤之前，还有一在所述的第一介质层之上沉积硬掩膜介质层的步骤；所述的第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层和硬掩膜介质层；所述的硬掩膜介质层能够阻挡第二刻蚀工艺。采用上述方案的所述金属-介质-金属电容的制造方法中，增加了在第一介质层之上沉积硬掩膜介质层的步骤，并且该硬掩膜介质层阻挡第二刻蚀工艺但是并不阻挡第一刻蚀阻挡工艺，因而省略了在第二刻蚀工艺之前对所述第一介质层图形之上形成光刻胶图形而需要进行的精准对准的步骤，特别是，当所述第一介质层图像区域较小时，克服了难以光刻套准的困难。该技术方案采用了自对准刻蚀工艺，因此减少了在已有图形上再次定义光刻胶图形带来的光刻套准精度问题。在一个优选的具体实施方案中，所述第一介质层图形位于所述电容区域内，所述第二介质层图形位于所述金属连线区域内；即，先沉积电容区域的介质层，再沉积硬掩膜介质层，经第一刻蚀工艺后，再沉积金属连线区域的介质层，之后在第二刻蚀工艺之前，无需 对电容区域的第一介质层图形进行精准的光刻套准。在一个优选的具体实施方案中，所述的硬掩膜介质层采用氮化硅材料。
图I为本发明实施例I的金属-介质-金属电容的俯视示意 图2为图I中沿A-A’方向的剖视 图3-图7示出了本发明实施例I的金属-介质-金属电容的制作过程(以图I中沿A-A’方向的剖视为准示意)。
具体实施例方式实施例I
如图I所示，一个金属-介质-金属电容的俯视示意图，图2所示为图I中沿A-A’方向的剖视图。该电容的晶圆基底包括衬底I (可以是单纯硅衬底，也可以是表面已经形成了半导体器件层的衬底)和制作在衬底I之上的一层或数层金属层单元2 ；
在该晶圆基底上制作一层后道金属层的步骤如下
后道金属连线区域101和电容区域102制作在同一后道金属层中，如图I所示，电容区域102具有插指状的金属-介质-金属结构，电容区域102包括第一电极(阳极或阴极)、第二电极(阴极或阳极)。第一电极由数根相互平行的指状极板11且它们的同侧端点一同连接一金属条(电极13)而形成，第二电极由数根相互平行的指状极板12且它们的另一侧端点连接另一金属条(电极14)而形成。第一电极与第二电极相互形成插指结构，两者之间通过曲折结构的第一介质层3 (仅存在于电容区域102内)隔开。金属连线区域101包含金属层6的各金属线条，存在于金属连线区域101内以及金属连线区域101与电容区域102之间的第二介质层5。第一介质层3采用较高介电常数的材料作为绝缘介质层，例如可以采用Al2O3(k 9)、Si3N4 (k 7. 8)、ZrO2 (k 25)、TiO2 (k 80)等材料，本实施例采用Al2O3材料。第二介质层5采用常规的或较低的介电常数的材料作为介质隔离层，本实施例中采用常规二氧化硅材料。
如图3所示，在晶圆基底之上通过等离子体增强型化学气相沉积(PECVD)或者原子层沉积(ALD)的方法沉积一层第一介质层3，再在第一介质层3之上沉积一层硬掩膜介质层4 (在本实施例中，采用氮化硅材料的硬掩膜介质层作为硬掩膜介质层)。通过光刻工艺定义出第一介质层图形(即在硬掩膜介质层4表面旋涂光刻胶，光刻形成第一介质层图形，参见图I所示第一介质层的俯视图形区域)，并通过第一刻蚀工艺刻蚀掉多余的第一介质层3和硬掩膜介质层4，大致上形成了电容区域102的介质凹槽，如图4所示。如图5所示，通过化学气相沉积或者旋涂技术在第一刻蚀工艺后形成的晶圆结构表面沉积一层第二介质层5，通过化学机械抛光的方法研磨第二介质层5，使其表面平坦化。
通过光刻工艺定义出第二介质层图形，具体的，在第二介质层5表面旋涂光刻胶，并通过光刻形成第二介质层图形，如图6所示，需要保留的第二介质层的图形区域覆盖了光刻胶层7，光刻胶层7阻挡第二刻蚀工艺。需要保留的第一介质层图形覆盖了可以阻挡第二刻蚀工艺的硬掩膜介质层4，因此，在第二刻蚀工艺之前，无需在第一介质层图形之上形成光刻胶图形，避免了当第一介质层图形较小时存在的光刻套准的困难。通过第二刻蚀工艺后，除第一介质层图形和第二介质层图形被保留以外，其他区域的第二介质层都被刻蚀掉了，参见图7，形成了介质凹槽。再在所述第二刻蚀工艺后所形成的结构表面电镀铜金属层，将所形成的介质凹槽中全部填充铜金属。最后通过化学机械抛光工艺进行平坦化，去除表面多余的铜金属和硬掩膜介质层4，在这一过程中，还会同时去除很小厚度的第二介质层5，最后形成了如图I和图2所示的金属-介质-金属电容。金属连线区域101内金属层6的各金属条之间，以及金属连线区域101与电容区域102之间以第二介质层5作为介质隔离层。电容区域102内的两个电极之间以第一介质层3作为绝缘介质层。通过上述的制造方法，可以将具有较高介电常数的绝缘介质层的电容集成到采用常规或者较低介电常数介质的后道互连工艺中，从而可以实现在大容量集成电容的时候并不影响金属连线的RC寄生延迟。值得注意的是，对于本领域的技术人员来说，可以很明了的理解上述的电容结构图以及制造过程示意图仅仅作为示意说明，实际情况可以与图示的比例不一致。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.一种金属-介质-金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤， 所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属-介质-金属的电容结构； 所述后道金属层单元的制作过程包含以下步骤 在基底之上，沉积第一介质层； 在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层； 在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层； 在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层； 再在所述第二刻蚀工艺后所形成的结构表面沉积金属层； 在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；或者，所述第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述金属连线区域的介质层的图形； 所述电容区域的介质层采用High-κ的材料；所述金属连线区域的介质层采用Low-K的材料。
2.如权利要求I所述方法，其特征在于所述电容区域的介质层采用介电常数大于7的材料；所述金属连线区域的介质层采用介电常数小于4的材料。
3.如权利要求I所述方法，其特征在于所述电容区域的介质层采用Al203、Si3N4、Zr02、TiO2中的任意一种材料。
4.如权利要求3所述方法，其特征在于所述电容区域的介质层采用Al2O3材料。
5.如权利要求1-4中任意一项所述的方法，其特征在于在所述的沉积第一介质层步骤之后、定义第一介质层图形步骤之前，还有一在所述的第一介质层之上沉积硬掩膜介质层的步骤； 所述的第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层和硬掩膜介质层； 所述的硬掩膜介质层能够阻挡第二刻蚀工艺。
6.根据权利要求5所述的方法，其特征在于所述硬掩膜介质层采用氮化硅材料。
全文摘要
本发明涉及一种金属-介质-金属电容及其制造方法。通过本发明的电容及其制造方法，可以将具有较高介电常数的介质层的电容集成到采用常规或者较低介电常数介质的后道互连工艺中，从而可以实现在大容量集成电容的时候，提高电容的面积利用率和电容量的同时，不影响或者降低金属连线的RC寄生延迟。
文档编号H01L21/02GK102903611SQ20121034956
公开日2013年1月30日 申请日期2012年9月19日 优先权日2012年9月19日
发明者周伟, 全冯溪, 蒋宾 申请人:上海集成电路研发中心有限公司