专利名称：一种利用侧墙工艺的soi mosfet体接触形成方法
技术领域：
本发明涉及的是一种电子元器件，本发明也涉及一种电子元器件的形成方法。具体的说是一种利用侧墙工艺的SOI MOSFET体接触结构及其形成方法。
背景技术：
SOI技术作为一种全介质隔离技术，有着许多体硅技术不可比拟的优越性。但是SOI器件本身也存在着一些寄生效应，其中部分耗尽SOI器件的浮体效应是与体硅器件相比最大的一个问题，这也成为制约SOI技术发展与广泛应用的原因之一。浮体效应会产生kink效应、漏击穿电压降低、反常亚阈值斜率等，严重影响器件的性能。由于浮体效应对器件性能的影响，如何抑制浮体效应成为SOI器件研究的热点。针对浮体效应的抑制方法可分为两类一类是采用体接触的方式使体区积累的空穴得到释 放，一类是从工艺的角度出发通过注入复合中心，控制少子寿命。体接触是指使隐埋氧化层上方、硅膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累。传统的体接触方法有T型栅、H型栅和BTS结构。但是传统的T型栅、H型栅器件的体接触电阻随沟道宽度的增加而增大，相应的浮体效应越显著，虽然可以采取增加硅膜厚度的方法解决接触电阻偏大的问题，但是随着硅膜厚度的增力口，器件的源漏结深加大，使得体寄生电容增大，从而影响器件的性能。BTS结构是直接在源区形成P+区，这种结构使得源漏不对称，导致源漏无法互换，进而使有效沟道宽度减小。因此如何在实现体接触结构的同时，减小接触电阻和寄生电容成为研究SOIMOSFET器件体接触问题的热点。同时由于SOI隐埋氧化层的低热导率，SOI器件存在直流自加热效应。随着器件漏端电压和栅电压的增大，功耗增大，硅体内的温度上升，高于环境温度，器件中迁移率、阈值电压、碰撞离化、浮体电位、泄漏电流、亚阈值斜率等均会受温度的影响，由此引起器件特性的变化。而现有的大多数的体接触结构中，对器件抗自加热效应的研究较少。现有的许多通过体接触结构实现抑制SOI MOSFET器件浮体效应的方法是通过在源区或漏区下方形成沟槽，将中性体区与栅电极相接实现将中性体区引出。这种方法固然可以抑制SOI MOSFET器件的浮体效应，但有时会破坏SOI MOSFET器件的隔离效果，同时由于要形成接触沟槽，在形成方法上要反复的用到掩膜版与刻蚀技术，这使得器件在制作工艺上复杂化，不利于降低生产成本。
发明内容
本发明的目的在于提供一种能够将中性体区中多余的空穴导出，实现抗浮体效应，同时还具有防止自加热效应的产生的利用侧墙工艺的SOI MOSFET体接触结构。本发明的目的还在于提供一种简化制造流程，降低制作成本，提高器件可靠性的利用侧墙工艺的SOI MOSFET体接触结构的形成方法。本发明的目的是这样实现的
本发明利用侧墙工艺的SOI MOSFET体接触结构为包括一个经过刻蚀形成具有两个不同高度水平面的台阶结构的底层半导体衬底I ;两个在底层半导体衬底I上的左面隐埋氧化层6A和右面隐埋氧化层6B ;—个位于左面隐埋氧化层6A和右面隐埋氧化层6B和底层半导体衬底I上的顶部硅膜7 个在顶部硅膜7上生长形成的栅氧化层8 ;一个位于栅氧化层8上的多晶硅栅极9 ;其特征是体接触11引出端位于两个处在不同高度的底层半导体衬底I水平面之间。所述的导体衬底I材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料，也能采用单晶材料。所述的掩蔽膜2采用硬掩蔽材料或软掩蔽材料，但掩蔽膜2所用材料不能与底层半导体衬底I材料相同。所述的单晶材料可通过掺杂使其成为η型衬底或P型衬底。本发明利用侧墙工艺的SOI MOSFET体接触结构形成方法，其特征在于包括以下步·骤步骤I、在半导体衬底I上淀积掩蔽膜2，并将光刻胶涂在掩蔽膜2上，该半导体衬底I作为器件的底层衬底。步骤2、对该底层半导体衬底I进行第一次刻蚀，去除多余的掩蔽膜2，露出部分底层半导体衬底I。步骤3、对该底层半导体衬底I继续刻蚀，使其形成具有不同高度的两个水平表面，并去除余下的掩蔽膜2。步骤4、在底层半导体衬底I上淀积氮化硅隔离层4，并对氮化硅隔离层4进行第二次刻蚀，形成氮化硅侧墙5。步骤5、在底层半导体衬底上生长左面隐埋氧化层6Α和右面隐埋氧化层6Β，第三次刻蚀去除氮化硅侧墙5，露出底层半导体衬底I。步骤6、外延生长顶部硅膜7，在顶部硅膜7与底层半导体衬底I直接相连处形成体接触11引出通道。步骤7、光刻形成有源区，生长栅氧化层8，淀积多晶硅栅9，光刻多晶硅栅9，源漏端注入形成源端和漏端。本发明的方法的主要特点如下本发明提出了一种利用侧墙工艺的SOI MOSFET体接触结构及其形成方法。与传统的单纯利用沟槽刻蚀及掩膜版刻蚀技术从器件顶层开始，通过一层一层向下刻蚀制造S0M0SFET体接触结构的方法相比，本发明利用侧墙工艺及外延生长技术达到简化工艺步骤的目的。特别地，体引出端通过直接与底层半导体衬底相接的外延硅层实现，这一结构不仅可以将中性体区中多余的空穴导出，实现抗浮体效应，还能够有效的防止自加热效应的产生。本发明在不增加工艺步骤的同时，可实现体接触结构，增加抗浮体效应的有效性。
图I是刻蚀前带有掩蔽膜的底层半导体衬底的示意图；图2是图I结构涂抹光刻胶后的截面图；图3是图I结构进行第一次刻蚀的示意图4是在刻蚀好的底层半导体衬底上淀积氮化硅隔离层后的截面图；图5是在图4所示结构基础上洗去多余氮化硅隔离层，形成氮化硅侧墙的示意图；图6是在图5所示结构上淀积SiO2层的示意图；图7是洗去氮化硅侧墙后的结构的示意图；图8是在图7所示结构基础上外延生长顶部硅膜的截面图；图9是最终的器件结构的简略图。
具体实施方式
下面结合附图举例对本发明做详细的描述结合图I。所示在底层半导体衬底I上淀积掩蔽膜2。底层半导体衬底I的材料可自由选择，例如硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料等，也可以采用单晶材料，对于单晶材料也可通过掺杂使其成为η型衬底或P型衬底。掩蔽膜2所用材料可以米用如SiO2 —样的硬掩蔽材料,也可应用如光刻胶一样的软掩蔽材料，但不论使用哪一种类型的掩蔽材料，应注意掩蔽膜所用材料不能与底层半导体衬底材料相同，防止刻蚀时出现问题。结合图2。在掩蔽膜2的部分面积上涂胶，形成光刻胶保护层3，保护一部分底层半导体衬底，使这部分底层半导体衬底不会受到下一步中的光照刻蚀。结合图3。对涂胶后的结构进行第一次光照刻蚀，刻蚀去除未涂胶的掩蔽膜2，直到露出底层半导体衬底I。结合图4。继续刻蚀，使底层半导体衬底I形成具有不同高度的两个水平衬底表面IA和1Β，底层半导体衬底侧墙表面10直接在两个水平衬底表面IA和IB之间形成。去除光刻胶3和多余的掩蔽膜2，之后在第一水平衬底表面1Α、第二水平衬底表面IB和底层半导体衬底侧墙表面10上通过低压化学气相淀积的方法生长氮化硅隔离层4。结合图5。利用离子刻蚀的方法对氮化硅隔离层4进行直接刻蚀，去除水平衬底表面IA和水平衬底表面IB上的氮化硅隔离层，形成如图所示的氮化硅侧墙5。结合图6。在图5所示结构基础上，在水平衬底表面IA和水平衬底表面IB上生长左面隐埋氧化层6Α和右面隐埋氧化层6Β，作为SOI MOSFET器件的隐埋氧化层。结合图7。对左面隐埋氧化层6Α和右面隐埋氧化层6Β进行涂胶保护，进行第三次刻蚀,刻蚀去除氮化硅侧墙5，之后去除多余的光刻胶。结合图8。外延生长顶部硅膜7，其材料的物理性质可与底层半导体衬底材料相同，也可与底层半导体衬底材料不同。通过左面隐埋氧化层6Α和右面隐埋氧化层6Β之间的区域形成体接触端11。结合图9。对图8所示结构进行光刻形成有源区，生长栅氧化层，淀积多晶硅栅，光刻多晶硅栅，源漏端注入形成源端和漏端。以上所述的具体实施例，对本发明的目的、技术方案和有益效果经行了进一步详细说明，应注意到的是，以上所述仅为本发明的具体实施例，并不限制本发明，凡在本发明的精神和原则之内，所做的调制和优化，均应包含在本发明的保护范围之内。
权利要求
1.一种利用侧墙工艺的SOI MOSFET体接触结构为包括一个经过刻蚀形成具有两个不同高度水平面的台阶结构的底层半导体衬底(I);两个在底层半导体衬底(I)上的左面隐埋氧化层6 (A)和右面隐埋氧化层6 (B);—个位于左面隐埋氧化层6 (A)和右面隐埋氧化层6 (B)和底层半导体衬底(I)上的顶部硅膜(7); —个在顶部硅膜(7)上生长形成的栅氧化层(8);—个位于栅氧化层(8)上的多晶硅栅极(9);其特征是体接触(11)引出端位于两个处在不同高度的底层半导体衬底(I)水平面之间。
2.根据权利要求I所述的利用侧墙工艺的SOIMOSFET体接触结构，其特征在于，所述的导体衬底(I)材料为硅、锗、III V族化合物半导体材料、II VI族化合物半导体材料或其他化合物半导体材料，也能采用单晶材料。
3.根据权利要求I所述的利用侧墙工艺的SOIMOSFET体接触结构，其特征在于，所述的掩蔽膜(2)采用硬掩蔽材料或软掩蔽材料，但掩蔽膜(2)所用材料不能与底层半导体衬底(I)材料相同。
4.根据权利要求2所述的利用侧墙工艺的SOIMOSFET体接触结构，其特征在于，所述的单晶材料可通过掺杂使其成为η型衬底或P型衬底。
5.一种利用侧墙工艺的SOI MOSFET体接触结构形成方法，其特征在于包括以下步骤 步骤I、在半导体衬底(I)上淀积掩蔽膜(2)，并将光刻胶涂在掩蔽膜(2)上，该半导体衬底(I)作为器件的底层衬底； 步骤2、对该底层半导体衬底(I)进行第一次刻蚀，去除多余的掩蔽膜(2)，露出部分底层半导体衬底(I); 步骤3、对该底层半导体衬底(I)继续刻蚀，使其形成具有不同高度的两个水平表面，并去除余下的掩蔽膜(2); 步骤4、在底层半导体衬底(I)上淀积氮化硅隔离层(4)，并对氮化硅隔离层(4)进行第二次刻蚀，形成氮化硅侧墙(5)； 步骤5、在底层半导体衬底上生长左面隐埋氧化层6 (A)和右面隐埋氧化层6 (B)，第三次刻蚀去除氮化硅侧墙(5)，露出底层半导体衬底(I); 步骤6、外延生长顶部硅膜(7)，在顶部硅膜(7)与底层半导体衬底(I)直接相连处形成体接触(11)引出通道； 步骤7、光刻形成有源区，生长栅氧化层(8)，淀积多晶硅栅(9)，光刻多晶硅栅(9)，源漏端注入形成源端和漏端。
全文摘要
本发明提供的是一种利用侧墙工艺的SOI MOSFET体接触形成方法。包括一个经过刻蚀形成底层半导体衬底1；在底层半导体衬底(1)上的左面隐埋氧化层6(A)和右面隐埋氧化层6(B)；顶部硅膜(7)；在顶部硅膜(7)上生长栅氧化层(8)；一个位于栅氧化层(8)上的多晶硅栅极(9)；其特征是体接触(11)引出端位于两个处在不同高度的底层半导体衬底(1)水平面之间。本发明提供一种能够将中性体区中多余的空穴导出，实现抗浮体效应，同时还防止自加热效应的产生的SOI MOSFET体接触结构；还提供一种简化制造流程，降低制作成本，提高器件可靠性的SOI MOSFET体接触结构的形成方法。
文档编号H01L21/336GK102903757SQ20121040723
公开日2013年1月30日 申请日期2012年10月23日 优先权日2012年10月23日
发明者王颖, 包梦恬, 曹菲, 胡海帆 申请人:哈尔滨工程大学