用于电子束图案化的方法
【专利摘要】一种用于电子束图案化的方法，包括：在衬底上形成导电材料层；在导电材料层上形成底部抗反射涂覆(BARC)层；在BARC层上形成抗蚀剂层；以及将电子束(电子束)引导至感光抗蚀剂层以用于电子束图案化工艺。设计BARC层，使得在电子束图案化工艺期间抗蚀剂层的顶部电势基本为零。
【专利说明】用于电子束图案化的方法
【技术领域】
[0001]本发明总的来说涉及半导体领域，更具体地，涉及用于电子束图案化的方法。
【背景技术】
[0002]半导体集成电路(IC)技术不断地发展到具有更小的特征尺寸和增加密度的电路布局。作为这种不断进步的结果，光刻设备持续地变得更加昂贵和更加复杂。将电子束(或“e-beam”)技术用于图案化衬底。
[0003]电子束图案化涉及使用电子束引起介质中变化的工艺。具体地，一些电子束工艺使用电子束在抗蚀剂层上写设计图案。电子束图案化提供在衬底上创建部件的方法，其中，部件小于光的分辨率极限值。
[0004]然而，电子束写入的一个问题是，用于电子束写入光刻的抗蚀剂是绝缘聚合物。因此，捕获位于抗 蚀剂内的电荷产生偏转引入电子的表面电势变化并且导致图案放置误差。当前，通过导电层涂覆，表面电势去除尝试主要集中在陷阱电荷。对抗蚀剂的处理(诸如导电层涂覆或抗蚀剂厚度调节)实际上干扰了成像层，并且导致成像质量劣化或者意味着对于成像质量优化的更多尝试。
[0005]因此，需要通过改进的电子束图案化性能解决上述问题的方法。
【发明内容】
[0006]根据本发明的一个方面，提供了一种用于电子束图案化的方法，包括:在衬底上形成导电材料层；在导电材料层上形成底部抗反射涂覆(BARC)层；在BARC层上形成抗蚀剂层；以及将电子束引导至抗蚀剂层用于电子束图案化工艺，其中，BARC层被设计为使得在电子束图案化工艺期间抗蚀剂层的顶部电势Φ基本为零。
[0007]优选地，BARC层包括具有相应的介电常数和厚度的至少一个介电膜。
[0008]优选地，BARC层和抗蚀剂层包括多个膜；以及BARC层被设计为使得Φ基本为零，其中，φ被定义为
[0009]
【权利要求】
1.一种用于电子束图案化的方法，所述方法包括: 在衬底上形成导电材料层； 在所述导电材料层上形成底部抗反射涂覆(BARC)层； 在所述BARC层上形成抗蚀剂层；以及 将电子束引导至所述抗蚀剂层用于电子束图案化工艺， 其中，所述BARC层被设计为使得在所述电子束图案化工艺期间所述抗蚀剂层的顶部电势Φ基本为零。
2.根据权利要求1所述的方法，其中，所述BARC层包括具有相应的介电常数和厚度的至少一个介电膜。
3.根据权利要求2所述的方法，其中: 所述BARC层和所述抗蚀剂层包括多个膜；以及 所述BARC层被设计为使得Φ基本为零，其中，Φ被定义为
4.根据权利要求3所述的方法，其中，Φ被定义为
5.根据权利要求3所述的方法，其中，每一个膜都具有范围在约2和约3.5之间的介电常数。
6.根据权利要求3所述的方法，其中，每一个膜都具有范围在约0.05微米和约I微米之间的厚度。
7.根据权利要求1所述的方法，其中，所述BARC层包括第一介电常数的第一介电材料膜和不同于所述第一介电常数的第二介电常数的第二介电材料膜。
8.根据权利要求7所述的方法，其中， 所述第一介电材料包括PMMA (C5O2H8)；以及所述第二介电材料包括ZEP520 (C6H4Cl2)。
9.一种用于电子束图案化的方法，所述方法包括: 在衬底上形成导电材料层； 在所述导电材料层上形成多膜介电层； 在所述多膜介电层上形成抗蚀剂层；以及 对所述抗蚀剂层实施电子束写入工艺， 其中，所述多膜介电层被设计成具有相应的介电常数和厚度，使得在所述电子束写入工艺期间，所述抗蚀剂层的顶部电势基本为零以减小图案放置误差。
10.一种方法，包括: 在衬底上形成导电材料层； 在所述导电材料层上形成底部抗反射涂覆(BARC)层，其中，所述BARC层包括每一个均具有不同于其他介电膜的相应介电常数的多个介电膜； 在所述BARC层上形成电子束敏感抗蚀剂层；以及 对所述电子束敏感抗 蚀剂层实施电子束图案化工艺。
【文档编号】H01L21/311GK103454853SQ201210451288
【公开日】2013年12月18日 申请日期:2012年11月12日 优先权日:2012年6月1日
【发明者】王文娟, 林世杰, 许照荣, 林本坚 申请人:台湾积体电路制造股份有限公司