专利名称：一种vdmos晶体管及其制备方法
技术领域：
本发明涉及半导体器件领域，特别涉及一种VDMOS晶体管及其制备方法。
背景技术：
垂直导电双扩散场效应晶体管(VDM0SFET，以下简称VDM0S)是具有输入阻抗高、热稳定性闻、开关速度快、驱动电流小、动态损耗小、失真小等优点的半导体功率器件，在电机调速、工业控制、汽车电器等领域得到广泛应用。图1为传统N沟VDMOS晶体管剖面结构示意图。如图1所示，以N沟MOS晶体管为例，垂直双扩散MOS晶体管在高掺杂N+硅衬底110上生长一层低掺杂N—外延层111，外延区的掺杂水平很大程度决定器件的击穿电压。多晶硅栅124和沟道区114之间有一栅氧化层121，形成MOS电容，是VDMOS作为有源控制器件的核心。当控制栅极131加上正电压，沟道区114临近栅极表面形成N型沟道，电子由N+源掺杂区113流经沟道114进入外延层区，后改为垂直方向由硅片衬底110流出。因此，源电极132和栅电极131设置于硅片上表面，漏电极133由硅片底面引出，这种器件结构很适合支架安放管芯的功率晶体管封装，有利于加强散热、减少正向导通压降。VDMOS晶体管通常是多元胞并联的器件，如图1所示，栅氧化层121也覆盖相邻元胞沟道区之间的外延层漂移区表面，构成栅-漏电容(Cgd)。由于外延层上面多晶硅栅覆盖面积比较大，而且多元胞并联，栅-漏电容比较大。功率VDMOS通常工作于高压大电流状态，其器件功耗和发热效应相当明显，而温度的升高又必然会造成半导体器件性能的加速退化。恒定温度压力加速寿命试验表明，功率器件工作时的结温将达到环境温度的150%以上，高的工作温度使VDMOS漏源导通电阻和截止漏电流变大，而漏源导通电流Ids明显减少，即经长期工作累积高温冲击影响之后，在相同测试条件，器件输出特性曲线族下移，等效于器件跨导变小，器件性能蜕化变差。其原因是SiO2栅绝缘层绝缘性能变差，栅极漏电流明显变大，包括通过沟道区和外延层漏区的漏电流变大，使栅极电压控制漏极电流能力变差。因此长期工作温升引起的VDMOS性能蜕化，给功率器件可靠性造成严重影响甚至引起器件失效，导致整个电路系统的故障。如上所述，由于开关速度快、驱动电流小，VDMOS在开关领域中被广泛地使用。在这些应用场合，变换器自身的功率损耗大部分源自VDMOS晶体管的开关功耗即动态功耗。在采用VDMOS作为开关器件的装置中，动态损耗与器件的开关时间(包括上升时间和下降时间)成正比，上升时间和下降时间是电路状态转换过程中器件的相关电容的充电和放电时间。所以上升时间和下降时间与VDMOS器件的输入电容Cg (栅-沟道电容)、栅-漏电容Cgd等密切相关。特别是，由于密勒效应，栅-漏电容构成反向传输电容，加上传统的VDMOS结构，栅极和漏极的交叠面积较大，栅漏电容都比较大，因此Cgd对开关时间和动态功耗影响特别大，很多研究和专利技术都旨在降低栅漏电容。降低Cgd的方法通常通过加大外延层漂移区上方绝缘层的厚度或加入屏蔽栅。现有技术未有明确针对克服因器件长期工作温升引起的栅极漏电流明显变大、VDMOS性能蜕化可靠性变差技术。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供一种VDMOS晶体管及其制备方法，本发明能够克服因器件长期工作温升引起的栅极绝缘性能变差、栅极漏电流变大导致VDMOS性能蜕化的可靠性问题，同时明显降低栅-漏电容值，提高VDMOS的开关速度。本发明采用的技术方案一种VDMOS晶体管，包括第一导电类型衬底；第一导电类型外延层，位于所述第一导电类型衬底上方；栅极结构，位于所述第一导电类型外延层上方；第一导电类型的高掺杂源区，位于所述第一导电类型外延层内；第二导电类型注入区，位于所述第一导电类型外延层内并环绕所述第一导电类型的高掺杂源区；金属源电极，位于所述第一导电类型的高掺杂源区上方；金属漏电极， 位于所述第一导电类型衬底下方；金属栅电极，位于栅极结构上方；所述栅极结构包括位于第一导电类型外延层漂移区上方的栅极绝缘层，所述栅极绝缘层为二氧化硅层，位于所述二氧化硅层上方的半绝缘多晶硅SIPOS层，位于沟道区上方的氮氧化硅层，覆盖所述半绝缘多晶硅SIPOS层和氮氧化硅层的多晶硅层，所述漂移区为相邻第二导电类型注入区之间的区域。所述多晶硅层的两端与氮氧化硅层的两端在水平方向的距离均为d，所述d为0. 6 u m — L 5 u m0所述二氧化硅层和氮氧化硅层的厚度为800 A-1SOOAc所述半绝缘多晶硅SIPOS层的厚度为1500 A-500()Ac所述第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。一种VDMOS晶体管的制备方法，包括，在第一导电类型衬底上方制备第一导电类型外延层，第一导电类型外延层上方制备栅极结构，所述第一导电类型外延层内还设有第一导电类型的高掺杂源区和第二导电类型注入区，所述第一导电类型的高掺杂源区位于外延层内，第二导电类型注入区位于所述第一导电类型外延层内并环绕所述第一导电类型的高掺杂源区；所述栅极结构的制备方法，具体包括如下步骤(I)采用热氧化方法，在第一导电类型外延层上方形成厚度为HOO A — 1500A的二
氧化硅层；(2)在所述二氧化硅层表面，采用低压化学气相淀积法形成厚度为1500 A一5000A的半绝缘多晶硅SIPOS层；采用硅烷SiH4和笑气N2O作为反应气体，通过控制反应气体的流量比使半绝缘多晶硅SIPOS的含氧量达到20% 35%，电阻率为107 2 X 101° Q cm,介电系数小于SiO2介电系数；(3)采用光刻方法蚀刻半绝缘多晶硅SIPOS层，保留第一导电类型外延层漂移区上方的半绝缘多晶硅SIPOS层，露出其余部分二氧化硅层；(4)以半绝缘多晶硅SIPOS层为掩蔽层，在氨气或笑气的气氛中，对露出的二氧化硅层进行高温热氮化，得到氮氧化硅层；(5)采用低压化学气相淀积法形成多晶硅层，并采用光蚀刻方法蚀刻多晶硅层，保留第二导电类型注入区和漂移区上方的多晶硅层，露出其余部分氮氧化硅层；(6)通过光刻方法蚀刻所述露出的氮氧化硅层，刻蚀出第一导电类型的高掺杂源区的窗口，露出外延层，所述氮氧化硅层的两端与多晶硅层的两端在水平方向上的距离为d,所述 d 为 0. 6 u m l. 5 u nio所述第二导电类型注入区在形成栅极结构之后形成，采用所述栅极结构作为掩蔽层，通过自对准双扩散方法，先注入和扩散第二导电类型杂质，形成第二导电类型注入区，再注入第一导电类型杂质，形成第一导电类型的高掺杂源区。所述第二导电类型注入区在所述栅极结构之前形成，采用光刻掩膜图形确定第二导电类型注入区的位置和尺寸 ，第二导电类型注入区掺杂采用离子注入，去除光刻掩膜后进行高温扩散；在形成栅极结构之后，再注入第一导电类型杂质，经退火形成第一导电类型的高掺杂源区。本发明的有益效果1、热氮氧化硅SiOxNy的相对介电系数比SiO2高，视热氮化条件不同在5 7之间，其漏电电流比SiO2小。在实现VDMOS相同的栅极控制灵敏度即相同沟道区MOS电容情况下，SiOxNy膜的厚度可以加大，因此漏电电流更小，可靠性更好。2、SiOxNy采用SiO2热氮化的工艺技术，氮在SiO2膜中的浓度自上表面向下逐渐降低，至SiOxNy-Si界面处氮原子极少，因此SiOxNy-Si界面继续保持类似SiO2-Si的良好的界面特性。3、SIPOS系掺氧半绝缘多晶硅，控制含氧量可获得电阻率为IolXio1c1Qcm的高阻绝缘层，介电系数小于Si02。SIPOS位于漂移区上方大大增加绝缘层的厚度，同时介电系数小于SiO2，可明显降低栅-漏电容，提高晶体管开关速度。同时由于SIPOS的电中性，对外界离子沾污或外界电场具有静电屏蔽作用，使栅-漏漏电流更小，栅-漏电容更小。SIPOS的另一个作用是屏蔽其下方即漂移区上方SiO2不被热氮化，即只有沟道区上方的SiO2被热氮化，因此避免漂移区上方SiO2被热氮化引起介电系数增大而部分抵消降低栅-漏电容效果。4、本发明提供的的制备方法，工艺方法成熟简单，需要光刻掩膜工序次数少。
图1为现有技术中传统的VDMOS晶体管的剖面结构示意图；图2为本发明的VDMOS晶体管剖面结构示意图；图3为图2中图形化后的半绝缘多晶硅SIPOS层；图4为图2中栅极结构形成后的结构示意图；图5为图2中第一导电类型的高掺杂源区和第二导电类型注入区形成后的结构示意图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。实施例如图2所示，一种VDMOS晶体管，包括第一导电类型衬底210第一导电类型外延层211，位于所述第一导电类型衬底210上方；第一导电类型外延层中设有中等掺杂的第二导电类型注入区，即体区212 ；第一导电类型的高掺杂源区213，位于所述第二导电类型注入区212内；所述两种导电类型注入区的横向结深之差形成沟道区214。所述第一导电类型外延层211上方设有栅极结构；所述栅极结构包括位于第一导电类型外延层中漂移区上方的栅极绝缘层221，所述栅极绝缘层221为二氧化硅层，位于所述二氧化硅层上方的半绝缘多晶硅SIPOS层223，位于沟道区上方的氮氧化硅层222，覆盖所述半绝缘多晶硅SIPOS层223和氮氧化硅层222的多晶硅层224，所述外延层中漂移区为相邻第二导电类型注入区212之间的区域。位于所述第一导电类型的高掺杂源区213上方形成源极金属层232，构成金属源极；位于所述第一导电类型衬底下方形成漏极金属层233，构成金属漏电极；位于栅极结构上方形成栅极金属层231，构成金属栅电极；所述多晶硅层224的两端与氮氧化硅层的两端在水平方向的距离均为d，所述d为0.6 μm—1.55 μm。
所述二氧化硅层和氮氧化硅层的厚度为800 A-1500A。
所述半绝缘多晶硅SIPOS层的厚度为1500 A-5000A。
所述第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。—种VDMOS晶体管的制备方法,包括,在第一导电类型衬底上方制备第一导电类型外延层，在第一导电类型外延层上方制备栅极结构，所述第一导电类型外延层内还设有第一导电类型的高掺杂源区和第二导电类型中等掺杂注入区，所述第一导电类型的高掺杂源区位于外延层内，第二导电类型注入区位于所述第一导电类型外延层内并环绕所述第一导电类型的高掺杂源区，在第一导电类型的高掺杂源区213上方形成源极金属层232，构成金属源极；在所述第一导电类型衬底下方形成漏极金属层233，构成金属漏电极；在栅极结构上方形成栅极金属层231，构成金属栅电极；所述栅极结构的制备方法，具体包括如下步骤(1)如图3所示，采用热氧化方法，在第一导电类型外延层上方形成厚度为SOi) I 500A的二氧化硅层;(2)在所述二氧化硅层表面，采用低压化学气相淀积法形成厚度为1500 A一5000A的半绝缘多晶硅SIPOS层，采用笑气N2O和硅烷SiH4作为反应气体，通过控制反应气体笑气N2O和硅烷SiH4的流量比在109^30%范围内，使半绝缘多晶硅SIPOS的含氧量达到20% 35%，电阻率为IO7 2 X 101° Q cm，介电系数小于SiO2介电系数；(3)采用光刻方法蚀刻半绝缘多晶硅SIPOS层，只保留第一导电类型外延层漂移区上方的半绝缘多晶硅SIPOS层，露出其余部分的二氧化硅层；(4)以半绝缘多晶娃SIPOS层为掩蔽层,在氨气或笑气的气氛中,对露出的二氧化硅层进行高温热氮化，得到氮氧化硅层；所述氮化工艺在刻蚀半绝缘多晶硅SIPOS层后进行，保留位于漂移区上方的SIPOS作为氮化掩蔽膜，阻止对其下面的Si02层的氮化，从而阻止漂移区表面Si02层氮化引起介电系数增大而减弱降低栅-漏电容Cgd的效果。所述氮化温度为 600°C -1050°C。(5)如图4所示，采用低压化学气相淀积法形成多晶硅层，并采用光蚀刻方法蚀刻多晶硅层，保留沟道区和漂移区上方的多晶硅层，露出其余部分氮氧化硅层；(6)通过光刻方法蚀刻所述露出部分氮氧化娃层,刻蚀出第一导电类型的高掺杂源区的窗口，露出外延层，所述氮氧化硅层的两端与多晶硅层的两端在水平方向上的距离为山所述d为0.6iim — 1.5iim。如图5所示，所述第二导电类型注入区在形成栅极结构之后形成，采用所述栅极结构作为掩蔽层，通过自对准双扩散方法，先注入和扩散第二导电类型杂质，形成第二导电类型注入区 ，再注入第一导电类型杂质，形成第一导电类型的高掺杂源区。所述位于外延层内的第二导电类型注入区也可在形成所述栅极结构之前形成，采用光刻掩膜图形确定第二导电类型注入区的位置和尺寸，第二导电类型注入区掺杂采用离子注入，去除光刻掩膜后进行高温扩散；在形成栅极结构之后再注入第一导电类型杂质，经退火形成第一导电类型的高掺杂源区，两次注入扩散的横向扩散结深之差形成沟道。实施例1所述第一导电类型为N型，第二导电类型为P型，所制备晶体管为N沟MOS晶体管，提供衬底为娃衬底。一种VDMOS晶体管的制备方法，包括，在N+硅衬底上方制备f外延层，在f外延层上方制备栅极结构。所述栅极结构的制备方法，具体包括如下步骤(I)采用热氧化方法，在N型外延层上方形成厚度为1200 A的二氧化硅层；(2)在所述二氧化硅层表面，采用低压化学气相淀积法形成半绝缘多晶硅SIPOS层，采用硅烷SiH4和笑气N2O作为反应气体，通过控制反应气体的流量比和其他工艺条件，使半绝缘多晶硅SIPOS的厚度约为3000 A，电阻率在107 2 X 101° Q cm范围内，相对介电系数小于SiO2介电系数；(3)采用光刻方法蚀刻半绝缘多晶硅SIPOS层，只保留『外延层漂移区上方的半绝缘多晶硅SIPOS层，露出其余部分二氧化硅层；(4)以半绝缘多晶硅SIPOS层为掩蔽层，在氨气的气氛中，对露出的二氧化硅层进行高温热氮化，得到氮氧化硅层；(5)采用低压化学气相淀积法形成多晶硅层，并采用光蚀刻方法蚀刻多晶硅层，保留沟道区和漂移区上方的多晶硅层，露出其余部分氮氧化硅层(6)通过光刻方法蚀刻所述露出部分氮氧化硅层，刻蚀出N型高掺杂源区的窗口，露出外延层，所述氮氧化硅层的两端与多晶硅层的两端在水平方向上的距离为d，所述d约为 I ii m。所述P型注入区形成，采用所述栅极结构作为掩蔽层，通过自对准双扩散方法，先注入和扩散P型杂质，形成P注入区。所述P型注入区在外延层中且其边界延伸至氮氧化硅层和氧化硅层交界处。其后再注入N型杂质，形成N型的高掺杂源区。其余制备方法与现有技术相同，对所述晶体管进行金属化工艺，在多晶硅层上方形成栅极金属层，在高掺杂源区上方形成源级金属层，在衬底下方形成漏金属层。本实施例中，多晶硅层-氮氧化硅层-沟道区构成VDMOS晶体管的栅-沟道电容Cg，Cg是决定MOS晶体管栅极电压控制漏极电流的灵敏度即跨导的决定因素。根据MOS电容公式，
权利要求
1.一种VDMOS晶体管，其特征在于，包括 第一导电类型衬底； 第一导电类型外延层，位于所述第一导电类型衬底上方； 栅极结构，位于所述第一导电类型外延层上方； 第一导电类型的高掺杂源区，位于所述第一导电类型外延层内； 第二导电类型注入区，位于所述第一导电类型外延层内并环绕所述第一导电类型的高惨杂源区； 金属源电极，位于所述第一导电类型的高掺杂源区上方； 金属漏电极，位于所述第一导电类型衬底下方； 金属栅电极，位于栅极结构上方； 所述栅极结构包括位于第一导电类型外延层漂移区上方的栅极绝缘层，所述栅极绝缘层为二氧化硅层，位于所述二氧化硅层上方的半绝缘多晶硅SIPOS层，位于沟道区上方的氮氧化硅层，覆盖所述半绝缘多晶硅SIPOS层和氮氧化硅层的多晶硅层，所述漂移区为相邻第二导电类型注入区之间的区域。
2.根据权利要求1所述的一种VDMOS晶体管，其特征在于，所述多晶硅层的两端与氮氧化硅层的两端在水平方向的距离均为d，所述d为0. 6μπι —1. 5μπι。
3.根据权利要求1所述的一种VDMOS晶体管，其特征在于，所述二氧化硅层和氮氧化硅层的厚度为800 A-1500A.
4.根据权利要求1所述的一种VDMOS晶体管，其特征在于，所述半绝缘多晶硅SIPOS层的厚度为1500 A-5000A。
5.根据权利要求1- 4任一项所述的一种VDMOS晶体管,其特征在于,所述第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。
6.一种VDMOS晶体管的制备方法，其特征在于，包括， 在第一导电类型衬底上方制备第一导电类型外延层，第一导电类型外延层上方制备栅极结构， 所述第一导电类型外延层内还设有第一导电类型的高掺杂源区和第二导电类型注入区，所述第一导电类型的高掺杂源区位于外延层内，第二导电类型注入区位于所述第一导电类型外延层内并环绕所述第一导电类型的高掺杂源区； 所述栅极结构的制备方法，具体包括如下步骤 (1)采用热氧化方法，在第一导电类型外延层上方形成厚度为800A— 1500Λ的二氧化娃层； (2)在所述二氧化硅层表面，采用低压化学气相淀积法形成厚度为1500A—5000A；\的半绝缘多晶硅SIPOS层， 在形成过程中，采用硅烷SiH4和笑气N2O作为反应气体，通过控制反应气体的流量比使半绝缘多晶硅SIPOS的含氧量达到20% 35%，电阻率为IO7 2 X 1010 Ω cm，介电系数小于SiO2的介电系数； (3)采用光刻方法蚀刻半绝缘多晶硅SIPOS层，保留第一导电类型外延层漂移区上方的半绝缘多晶硅SIPOS层，露出其余部分二氧化硅层； (4)以半绝缘多晶娃SIPOS层为掩蔽层,在氨气或笑气的气氛中,对露出的二氧化娃层进行高温热氮化，得到氮氧化硅层； (5)采用低压化学气相淀积法形成多晶硅层，并采用光蚀刻方法蚀刻多晶硅层，保留沟道区和漂移区上方的多晶硅层，露出其余部分氮氧化硅层； (6)通过光刻方法蚀刻所述露出部分氮氧化硅层，刻蚀出第一导电类型的高掺杂源区的窗口，露出外延层，所述氮氧化硅层的两端与多晶硅层的两端在水平方向上的距离为d，所述d为O. 6 μ m l. 5 μ m。
7.根据权利要求6所述的一种VDMOS晶体管的制备方法，其特征在于，所述第二导电类型注入区在形成栅极结构之后形成，采用所述栅极结构作为掩蔽层，通过自对准双扩散方法，先注入和扩散第二导电类型杂质，形成第二导电类型注入区，再注入第一导电类型杂质，形成第一导电类型的高掺杂源区。
8.根据权利要求6所述的一种VDMOS晶体管的制备方法，其特征在于，所述第二导电类型注入区在所述栅极结构之前形成，采用光刻掩膜图形确定第二导电类型注入区的位置和尺寸，第二导电类型注入区掺杂采用离子注入，去除光刻掩膜后进行高温扩散；在形成栅极结构之后，再注入第一导电类型杂质，经退火形成第一导电类型的高掺杂源区。
全文摘要
本发明公开了一种VDMOS晶体管及制备方法，属于半导体领域，包括第一导电类型衬底、第一导电类型外延层、位于外延层内的第二导电类型注入区和第一导电类型的高掺杂源区、栅极结构，所述栅极结构包括位于外延层漂移区上方的栅极绝缘层，位于栅极绝缘层上方的半绝缘多晶硅层，位于沟道区上方的氮氧化硅层，覆盖半绝缘多晶硅层和氮氧化硅层的多晶硅层；在制备方法中引入热氮化氮氧化硅层，代替传统二氧化硅层作为沟道上栅介质层，在外延层漂移区上方的氧化层之上，增加一层半绝缘多晶硅层，本发明能够明显降低栅-漏电容和达到克服因长期工作温升引起的栅绝缘层绝缘性能变差、栅极漏电流变大、VDMOS性能蜕化的可靠性问题的效果。
文档编号H01L21/336GK103035732SQ20121054568
公开日2013年4月10日 申请日期2012年12月17日 优先权日2012年12月17日
发明者郑学仁 申请人:华南理工大学