专利名称：分离栅闪存之顶部源线耦合的方法
技术领域：
本发明涉及半导体技术领域，尤其涉及一种分离栅闪存之顶部源线耦合的方法。
背景技术：
随着半导体技术的发展，快闪存储器作为一种非挥发性存储器得到了广泛的应用。与静态随机存储器和动态随机存储器这样的挥发性存储器相比，非挥发性存储器是当电源暂时中断或器件无期限处于断电状态时，仍能保持已存储数据的一种元件，而前者则会丢失存储的信息。理想的非挥发性存储器应能提供最低的每位成本、高密度、快速的存取速率、低功耗，以及大的工作温度范围等。同时，随着科技的进步，人们对器件存储的可靠性、数据保存特性及抗串扰特性等失效机制的避免也提出了更高的要求。通常地，非挥发性存储器均使用一个浮栅结构，电荷经由硅衬底或漏极端，跨过第一层绝缘层注入到浮栅之中并存储与浮栅内，此过程成为编程；将电荷从浮栅器件中移除，称为擦除。因为浮栅上电荷增加，根据浮栅电荷耦合模型，浮栅阈值电压会有所升高，并使器件转换至高电压状态。经过浮栅电荷擦除，可将器件转换至低电压状态。但是，传统的分离栅闪存之顶部源线耦合的方法，制备过程繁琐，工艺窗口小，产品稳定性不闻。故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种分离栅闪存之顶部源线耦合的方法。
发明内容
本发明是针对 现有技术中，传统的分离栅闪存之顶部源线耦合的方法，制备过程繁琐，工艺窗口小，产品稳定性不高等缺陷提供一种分离栅闪存之顶部源线耦合的方法。为了解决上述问题，本发明提供一种分离栅闪存之顶部源线耦合的方法，所述方法包括执行步骤S1:提供半导体衬底，并在所述半导体衬底上形成遂穿氧化层；执行步骤S2 :在所述遂穿氧化层之异于所述半导体衬底的一侧依次形成浮栅多晶硅层和氮化硅层，并对所述氮化硅层进行光刻、刻蚀；执行步骤S3 :以所述氮化硅层为掩模，对所述浮栅多晶硅层进行刻蚀；执行步骤S4 :在所述氮化硅层之侧壁和所述浮栅多晶硅层之上表面淀积氧化物层，并通过刻蚀工艺刻蚀所述氧化物层，以在所述氮化硅层之侧壁形成自对准氧化物侧壁，并局部刻蚀位于所述自对准氧化物侧壁之间的所述浮栅多晶硅层，直至暴露局部遂穿氧化层之第一上表面；执行步骤S5 :利用缓冲氧化物刻蚀剂对所述自对准氧化物侧壁进行回刻，暴露位于所述自对准氧化物侧壁下方的部分浮栅多晶硅层，并将暴露的局部遂穿氧化层刻蚀，直至暴露所述半导体衬底之第二上表面；
执行步骤S6 :在所述氮化硅层、所述自对准氧化物侧壁，以及所述被刻蚀而暴露 的半导体衬底之第二上表面淀积所述高温氧化物层；执行步骤S7 :在所述高温氧化物层的上表面淀积多晶硅层；执行步骤S8 :刻蚀所述多晶硅层，以在所述高温氧化层内侧之表面形成所述多晶 硅侧壁；执行步骤S9 :去除形成在所述暴露的半导体衬底之第二上表面的高温氧化物层；执行步骤S10 :在所述高温氧化层、所述多晶硅侧壁，以及暴露的半导体衬底之外 表面淀积所述源极多晶硅层，并进行化学机械研磨。可选地，所述遂穿氧化层采用高温炉管成膜法制备。综上所述，本发明所述的分离栅闪存之顶部源线耦合的方法，简化了现有工艺流 程，增加了分离栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。
图1所示为本发明分离栅闪存之顶部源线耦合的方法的流程图；图2所示为浮栅多晶硅层刻蚀后的结构示意图；图3所示为自对准氧化物侧壁的结构示意图；图4所示为自对准氧化物侧壁回刻后结构示意图；图5所示为高温氧化物层的结构示意图；图6所示为多晶硅层的结构示意图；图7所示为多晶硅侧壁的结构示意图；图8所示为去除半导体衬底之高温氧化物层的结构示意图；图9所示为源极多晶硅层淀积并化学机械研磨后的结构示意图。
具体实施例方式为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实 施例并配合附图予以详细说明。请参阅图1，图1所示为本发明分离栅闪存之顶部源线耦合的方法的流程图。所述 分离栅闪存之顶部源线耦合的方法，包括执行步骤S1 :提供半导体衬底，并在所述半导体衬底上形成遂穿氧化层；执行步骤S2 :在所述遂穿氧化层之异于所述半导体衬底的一侧依次形成浮栅多 晶硅层和氮化硅层，并对所述氮化硅层进行光刻、刻蚀；执行步骤S3 :以所述氮化硅层为掩模，对所述浮栅多晶硅层进行刻蚀；执行步骤S4 :在所述氮化硅层之侧壁和所述浮栅多晶硅层之上表面淀积氧化物 层，并通过刻蚀工艺刻蚀所述氧化物层，以在所述氮化硅层之侧壁形成自对准氧化物侧壁， 并局部刻蚀位于所述自对准氧化物侧壁之间的所述浮栅多晶硅层，直至暴露局部遂穿氧化 层之第一上表面；执行步骤S5 :利用缓冲氧化物刻蚀剂对所述自对准氧化物侧壁进行回刻，暴露位 于所述自对准氧化物侧壁下方的部分浮栅多晶硅层，并将暴露的局部遂穿氧化层刻蚀，直 至暴露所述半导体衬底之第二上表面；
执行步骤S6 :在所述氮化硅层、所述自对准氧化物侧壁，以及所述被刻蚀而暴露 的半导体衬底之第二上表面淀积所述高温氧化物层；执行步骤S7 :在所述高温氧化物层的上表面淀积多晶硅层；执行步骤S8 :刻蚀所述多晶硅层，以在所述高温氧化层内侧之表面形成所述多晶 硅侧壁；执行步骤S9 :去除形成在所述暴露的半导体衬底之第二上表面的高温氧化物层；执行步骤S10 :在所述高温氧化层、所述多晶硅侧壁，以及暴露的半导体衬底之外 表面淀积所述源极多晶硅层，并进行化学机械研磨。本发明所述分离栅闪存之顶部源线耦合的方法简化了现有工艺流程，增加了分离 栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。为详细说明本发明分离栅闪存之顶部源线耦合的方法，请继续参阅图1，并结合参 阅图2 图9。图2所示为浮栅多晶硅层刻蚀后的结构示意图。图3所示为自对准氧化物 侧壁的结构示意图。图4所示为自对准氧化物侧壁回刻后结构示意图。图5所示为高温氧 化物层的结构示意图。图6所示为多晶娃层的结构示意图。图7所示为多晶娃侧壁的结构 示意图。图8所示为去除半导体衬底之高温氧化物层的结构示意图。图9所示为源极多晶 硅层淀积并化学机械研磨后的结构示意图。所述分离栅闪存之顶部源线耦合的方法，包括执行步骤S1 :提供半导体衬底11，并在所述半导体衬底11上形成遂穿氧化层12 ；其中，所述遂穿氧化层12为编程所需的介质氧化膜，由于其品质关系到数据保存 特性，所以在本发明中，优选地，采用高品质的高温炉管成膜法制备，以降低所述遂穿氧化 层12可能产生的缺陷。执行步骤S2 :在所述遂穿氧化层12之异于所述半导体衬底11的一侧依次形成浮 栅多晶硅层13和氮化硅层14，并对所述氮化硅层14进行光刻、刻蚀；执行步骤S3 :以所述氮化硅层14为掩模，对所述浮栅多晶硅层13进行刻蚀；执行步骤S4 :在所述氮化硅层14之侧壁和所述浮栅多晶硅层13之上表面淀积氧 化物层，并通过刻蚀工艺刻蚀所述氧化物层，以在所述氮化硅层14之侧壁形成自对准氧化 物侧壁15，并局部刻蚀位于所述自对准氧化物侧壁15之间的所述浮栅多晶硅层13，直至暴 露局部遂穿氧化层12之第一上表面121 ；执行步骤S5 :利用缓冲氧化物刻蚀剂对所述自对准氧化物侧壁15进行回刻，暴露 位于所述自对准氧化物侧壁15下方的部分浮栅多晶硅层13，并将暴露的局部遂穿氧化层 12之第一上表面121刻蚀，直至暴露所述半导体衬底11之第二上表面111 ;执行步骤S6 :在所述氮化硅层14、所述自对准氧化物侧壁15，以及所述被刻蚀而 暴露的半导体衬底11之第二上表面111淀积所述高温氧化物层16 ；执行步骤S7 :在所述高温氧化物层16的上表面淀积多晶硅层17 ；执行步骤S8 :刻蚀所述多晶硅层17，并在所述高温氧化层16内侧之表面形成所述 多晶娃侧壁18 ；执行步骤S9 :去除形成在所述暴露的半导体衬底11之第二上表面111的高温氧 化物层16 ；执行步骤S10 :在所述高温氧化层16、所述多晶硅侧壁18，以及暴露的半导体衬底11之外表面淀积所述源极多晶硅层19，并进行化学机械研磨。明显地，本发明所述分离栅闪存之顶部源线耦合的方法简化了现有工艺流程，增加了分离栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。综上所述，本发明所述的分离栅闪存之顶部源线耦合的方法，简化了现有工艺流程，增加了分离栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。本领域技 术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
权利要求
1.一种分离栅闪存之顶部源线耦合的方法，其特征在于，所述方法包括 执行步骤S1:提供半导体衬底，并在所述半导体衬底上形成遂穿氧化层； 执行步骤S2 :在所述遂穿氧化层之异于所述半导体衬底的一侧依次形成浮栅多晶硅层和氮化硅层，并对所述氮化硅层进行光刻、刻蚀； 执行步骤S3 :以所述氮化硅层为掩模，对所述浮栅多晶硅层进行刻蚀； 执行步骤S4 :在所述氮化硅层之侧壁和所述浮栅多晶硅层之上表面淀积氧化物层，并通过刻蚀工艺刻蚀所述氧化物层，以在所述氮化硅层之侧壁形成自对准氧化物侧壁，并局部刻蚀位于所述自对准氧化物侧壁之间的所述浮栅多晶硅层，直至暴露局部遂穿氧化层之第一上表面； 执行步骤S5 :利用缓冲氧化物刻蚀剂对所述自对准氧化物侧壁进行回刻，暴露位于所述自对准氧化物侧壁下方的部分浮栅多晶硅层，并将暴露的局部遂穿氧化层刻蚀，直至暴露所述半导体衬底之第二上表面； 执行步骤S6 :在所述氮化硅层、所述自对准氧化物侧壁，以及所述被刻蚀而暴露的半导体衬底之第二上表面淀积所述高温氧化物层； 执行步骤S7 :在所述高温氧化物层的上表面淀积多晶硅层； 执行步骤S8 :刻蚀所述多晶硅层，以在所述高温氧化层内侧之表面形成所述多晶硅侧壁； 执行步骤S9 :去除形成在所述暴露的半导体衬底之第二上表面的高温氧化物层； 执行步骤SlO :在所述高温氧化层、所述多晶硅侧壁，以及暴露的半导体衬底之外表面淀积所述源极多晶硅层，并进行化学机械研磨。
2.如权利要求1所述的分离栅闪存之顶部源线耦合的方法，其特征在于，所述遂穿氧化层采用高温炉管成膜法制备。
全文摘要
一种分离栅闪存之顶部源线耦合的方法，包括步骤S1在半导体衬底上形成遂穿氧化层；步骤S2在遂穿氧化层一侧形成浮栅多晶硅层和氮化硅层；步骤S3对所述浮栅多晶硅层进行刻蚀；步骤S4形成自对准氧化物侧壁，并局部刻蚀浮栅多晶硅层；步骤S5对自对准氧化物侧壁进行回刻；步骤S6淀积高温氧化物层；步骤S7淀积多晶硅层；步骤S8形成多晶硅侧壁；步骤S9去除半导体衬底之第二上表面的高温氧化物层；步骤S10淀积所述源极多晶硅层，并进行化学机械研磨。本发明所述的分离栅闪存之顶部源线耦合的方法，简化了现有工艺流程，增加了分离栅闪存之顶部源线耦合的工艺窗口，提高了器件的稳定性。
文档编号H01L21/8247GK103066025SQ20121057691
公开日2013年4月24日 申请日期2012年12月26日 优先权日2012年12月26日
发明者方亮, 何泽军, 张 雄 申请人:上海宏力半导体制造有限公司