紧凑型像素中高动态范围成像的制作方法
【专利摘要】本发明涉及紧凑型像素中高动态范围成像。本发明的实施例描述提供紧凑型解决方案以通过利用控制节点将浮动扩散节点复位到参考电压值及将图像电荷从光敏元件选择性地转移到读出节点来提供成像像素的高动态范围成像HDRI或简单地HDR。本发明的实施例进一步将控制节点描述为具有多个不同电容区以选择性地增加所述浮动扩散节点的总体电容。所述浮动扩散节点的此可变电容增加所述成像像素的所述动态范围,借此提供主机成像系统的HDR以及增加所述成像系统的信噪比SNR。
【专利说明】紧凑型像素中高动态范围成像【技术领域】
[0001]本发明的实施例一般来说涉及图像捕获装置,且更明确地说(但非排他地),涉及增强图像捕获装置的动态范围。
【背景技术】
[0002]图像捕获装置包含图像传感器及成像透镜。成像透镜将光聚焦到图像传感器上以形成图像,且图像传感器将光转换成电信号。电信号从图像捕获装置输出到主机电子系统的其它组件。举例来说,电子系统可为移动电话、计算机、数码相机或医疗装置。
[0003]随着像素单元变得越来越小,输出可易于通过下游信号处理译码的充分强度的信号对于像素单元变得越来越困难。此外,存在对用以在从低光状态到亮光状态变化的大范围的照明状态内执行的图像传感器的需求。此性能能力通常称为具有高动态范围成像(HDRI或另一选择为,直接地HDR)。因此,用于减小像素单元的大小的现有技术解决方案限制像素单元的动态范围。
【发明内容】
[0004]本发明提供一种成像传感器像素,其包括:浮动扩散(FD)区;光敏元件,其用以获取图像电荷;存储晶体管,其用以存储所述图像电荷;转移栅极,其用以将所述图像电荷从所述光敏元件选择性地转移到所述FD区;及控制节点,其耦合到所述FD区以控制所述图像电荷到读出节点的转移,所述控制节点用以将所述FD区复位到参考电压且具有与不同阈值电压值相关联的多个电容区,当转移到所述FD区的所述图像电荷超过其阈值电压值时,所述电容区中的每一者将具有大于其最小电容值的电容值。
[0005]本发明还提供一种系统,其包括:成像像素阵列,其中每一成像像素包含:浮动扩散(FD)区;光敏元件,其用以获取图像电荷;存储晶体管,其用以存储所述图像电荷;转移栅极,其用以将所述图像电荷从所述光敏元件选择性地转移到所述FD区;及控制节点,其耦合到所述FD区以控制所述图像电荷到读出节点的转移,所述控制节点用以将所述FD区复位到参考电压且具有与不同阈值电压值相关联的多个电容区,当转移到所述FD区的所述图像电荷超过其阈值电压值时,所述电容区中的每一者将具有大于其最小电容值的电容值;控制单元,其耦合到所述成像像素阵列的所述控制节点以控制所述成像像素阵列的图像数据捕获;及读出电路,其包括一个或一个以上读出节点且耦合到所述成像像素阵列以从所述成像像素中的每一者读出所述图像数据。
【专利附图】
【附图说明】
[0006]以下说明包含对具有以本发明的实施例的实施方案的实例的方式给出的图解的各图的论述。该等图式应以实例方式且不以限制方式加以理解。如本文中所使用,对一个或一个以上“实施例”的提及将理解为描述包含于本发明的至少一个实施方案中的特定特征、结构或特性。因此,本文中出现的例如“在一个实施例中”或“在替代实施例中”的短语描述本发明的各种实施例及实施方案,且未必全部指代相同实施例。然而,其也未必相互排斥。
[0007]图1是根据本发明的实施例的包含于图像传感器阵列内的现有技术四晶体管(4T)像素单元的图式。
[0008]图2是根据本发明的实施例的图解说明成像系统的方块图。
[0009]图3A及图3B是根据本发明的实施例的包含于像素单元的复位晶体管中的电容区的图式。
[0010]图4是根据本发明的实施例的展示光强度与像素单元的输出信号之间的关系的曲线图。
[0011]图5是根据本发明的实施例的利用具有多个掺杂剂区的控制节点的像素单元的横截面图。
[0012]以下为对某些细节及实施方案的说明,包含对可描绘下文所描述的实施例中的一些实施例或全部实施例的图的说明以及论述本文中所呈现的发明性概念的其它可能实施例或实施方案。下文提供对本发明的实施例的概述,后面接着参考图式的较详细说明。
【具体实施方式】
[0013]本发明的实施例描述提供紧凑型解决方案以通过利用控制节点将浮动扩散节点复位到参考电压值及将图像电荷从光敏元件选择性地转移到读出节点来提供成像像素的高动态范围成像(HDRI或简单地HDR)。
[0014]本发明的实施例进一步将控制节点描述为具有多个不同电容区以选择性地增加浮动扩散节点的总体电容。在一些实施例中,所述电容区仅在浮动扩散节点处的电压(或栅极节点与浮动扩散节点之间的电压差)大于电容区的阈值电压时“接通”(即,改变浮动扩散节点的总体电容);在电容区“接通”之前,其不有助于成像像素的总体电容或转换增益。浮动扩散节点的此可变电容增加成像像素的动态范围,借此提供主机成像系统的HDR以及增加成像系统的信噪比(SNR)。
[0015]在以下说明中,陈述众多特定细节以提供对实施例的透彻理解。然而,所属领域的技术人员将认识到,可在不具有所述特定细节中的一者或一者以上的情况下或者借助其它方法、组件、材料等来实践本文中所描述的技术。在其它例项中,未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
[0016]图1是根据本发明的实施例的包含于图像传感器阵列内的四晶体管(4T)像素单元的图式。像素单元100包含光感测元件(即,光电二极管)101、转移晶体管102、复位晶体管103、源极随耦器晶体管104及行选择晶体管105。
[0017]在操作期间,转移晶体管102接收转移信号TX,转移信号TX将光电二极管101中所积累的电荷转移到浮动扩散节点106。复位晶体管103在复位信号RST的控制下于电力轨VDD与浮动扩散节点106之间耦合到复位像素单元100 (例如,将浮动扩散节点106及光电二极管101放电或充电到预设电压)。
[0018]浮动扩散节点106经耦合以控制源极随耦器晶体管104的栅极端子。源极随耦器晶体管104耦合于电力轨VDD与行选择晶体管105之间。行选择晶体管105在行选择信号RS的控制下将像素电路的输出选择性地耦合到读出列190。[0019]如下文所描述,通过利用控制节点将浮动扩散节点106复位到参考电压值及将图像电荷从光电二极管101选择性地转移到读出列190而实现像素单元100的HDI。在正常操作中,通过暂时断言复位信号RST及转移信号TX而复位光电二极管101及浮动扩散节点106。通过撤销断言转移信号TX及准许入射光将光电二极管101充电而开始积累窗(即,曝光周期)。当光生电子在光电二极管101上积累时,其电压减小(电子为负电荷载子)。光电二极管101上的电压或电荷指示在曝光周期期间入射于光电二极管101上的光的强度。在曝光周期结束时,撤销断言复位信号RST以隔离浮动扩散节点106,及断言转移信号TX以将光电二极管101耦合到浮动扩散节点106。电荷转移致使浮动扩散节点106的电压降低与在曝光周期期间光电二极管101上所积累的光生电子成比例的量。
[0020]图2是根据本发明的实施例的图解说明成像系统的方块图。所图解说明实施例成像系统200包含像素阵列205、读出电路210、功能逻辑215及控制电路220。
[0021]像素阵列205为成像传感器单元或像素单元(例如,像素P1、P2、…、Pn)的二维(2D)阵列。在一个实施例中,每一像素单元为互补金属氧化物半导体(CMOS)成像像素。在另一实施例中,每一像素单元为电荷耦合装置(CCD)成像像素。像素阵列205可实施为前侧照明的图像传感器或背侧照明的图像传感器。如所图解说明,每一像素单元布置成行(例如,行Rl到Ry)及列(例如,列Cl到Cx)以获取人、地方或对象的图像数据,然后可使用所述图像数据来再现所述人、地方或对象的图像。
[0022] 在每一像素已获取其图像数据或图像电荷之后,所述图像数据由读出电路210读出且转移到功能逻辑215。读出电路210可包含放大电路、模拟数字(ADC)转换电路或其它。功能逻辑215可仅存储所述图像数据或甚至通过应用图像后效应(例如,修剪、旋转、移除红眼、调节亮度、调节对比度或其它)来操纵所述图像数据。在一个实施例中,读出电路210可沿读出列线(图解说明为类属位线)一次读出一行图像数据或可使用各种其它技术(未图解说明)同时读出图像数据,例如串行读出、沿读出行线的列读出或所有像素的全并行读出。
[0023]控制电路220耦合到像素阵列205且包含用于控制像素阵列205的操作特性的逻辑。举例来说,控制电路220可产生复位信号、行选择信号及转移信号。控制电路220还可产生用于控制图像获取的快门信号。在一个实施例中,所述快门信号为用于同时启用像素阵列205内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在替代实施例中,快门信号为滚动快门信号,借此在连续获取窗期间顺序地启用每一行像素、每一列像素或每一像素群组。
[0024]在一个实施例中,成像系统200为包含于电子系统中的子系统。所述电子系统可为移动电话、计算机、数码相机或医疗装置,且可进一步包含包括与电子系统相关的计算或处理单元的操作单元。举例来说,所述电子系统可为移动电话,及所述操作单元可为负责系统的电话操作的电话单元。
[0025]图3A及图3B是根据本发明的实施例的包含于像素单元的复位晶体管中的电容区的图式。像素单元300包含于像素单元阵列中,如上文所描述,且图解说明于图2的像素阵列205中。像素单元300包含形成于衬底310中的光电二极管301、转移晶体管302、复位晶体管305及源极随耦器晶体管304。
[0026]在此实施例中,复位晶体管305的复位栅极303经配置以启用像素300的像素中HDR0复位栅极303响应于接收信号RST而将浮动扩散节点306复位到参考电压值(例如,基于VDD)。复位栅极303进一步控制转移到浮动扩散节点306的电荷。在一些实施例中,复位晶体管305包括展示为区307A、307B、307C及307D (共同地为区307)的多个电容区。如下文所描述,多个电容区的存在允许浮动扩散节点306的电容在特定照明状态下一即,在浮动扩散节点306处的电压大于电容区中的一者的阈值电压值时变化。多个电容区307可由各自具有不同掺杂剂水平的多个掺杂剂区形成。举例来说,可以类似于衬底310的水平来掺杂掺杂剂区中的一者307A,且其余区可各自可具有增加的掺杂剂水平。
[0027]图3B是根据本发明的替代实施例的包含于复位晶体管中的电容区的图式。在图3B中,多个MOS电容器(S卩,电容器317A到317D)并行地耦合且耦合到浮动扩散节点306。应理解,在其它实施例中,元件317A到317D可为多个MOS晶体管以提供可变电容。
[0028]在此实施例中,电容器317A到317D中的每一者将具有不同阈值电压Vt值,借此有助于浮动扩散节点306在不同电压电平下的总体电容。在一个实施例中,电容器317A的平带电压Vfb值可为与317B的阈值电压Vt值相同的值,电容器317B的平带电压Vfb值可为与电容器317C的阈值电压Vt相同的值等等(但在其它实施例中,可存在电容器的Vt-Vfb范围的某一重叠)。此外,电容器中的每一者可具有接近于零的最小电容值CMIN。因此,浮动扩散节点306的总电容为针对电容器317A的Vt到电容器317D的Vfb的电压范围的在浮动扩散节点处所接收的电压(即,在相应图像传感器处所接收的光的强度)的函数,但浮动扩散节点的电容将不大于其针对低于电容器317A的Vt的电压的固有电容。
[0029]通过消除单独电容器以控制发现于现有技术解决方案中的浮动扩散电荷分布,本发明的实施例减小用于像素单元的硅面积。硅面积的减小会减小装置成本,这是因为装置的硅面积量直接与其制造成本成比例。此外,消除用于复位功能性的单独晶体管减小用于装置的可能寄生电容(例如,漏极到块体电容),这是因为晶体管引入对装置电力消耗、转换增益及速度性能有害的寄生电容的可能性。最后,组合电容器及复位晶体管减少对金属布线的需要,借此允许光敏区(例如,光电二极管)及其相关联光学路径的较多可能面积及量子效率的增加。
[0030]图4是根据本发明的实施例的展示光强度与像素的输出处的信号或输出信号之间的关系的曲线图。曲线图400包含表示基于由对应光电二极管接收的光强度的像素单元的动态范围的曲线410 (应理解,像素单元的浮动扩散节点处的电容对应于像素单元的动态范围,且因此也由曲线410表示)。
[0031]光强度值421处的输出信号表示浮动扩散节点(例如,图3的浮动扩散节点306)的固有电容。在此实施例中,当光强度超过值421时,浮动扩散节点306处的电压电势降低,且将在所述浮动扩散节点与复位栅极303之间施加电压差,所述电压差大于其电容区中的一者的阈值电压值,所述电容区由衬底310在复位栅极303下的区中的多个掺杂区形成,借此提供展示为段431的输出信号。在此实施例中,当光强度接近值422时,所述浮动节点电势进一步降低,且浮动节点306与复位栅极303之间的电压大于其电容区中的另一区的阈值电压值,借此提供展示为段432的输出信号。
[0032]类似地,当光强度值超过值423及424时,将从较低Vt到较高Vt连续地接通较多电容器。
[0033]图5是根据本发明的实施例的利用具有多个掺杂剂区的控制节点的像素单元的横截面图。在此实施例中,4T像素单元500包含形成于衬底510的前侧上的光电二极管580。如上文所描述,本发明的实施例还可包括背侧像素配置。
[0034]在此实施例中,光电二极管580由ρ型钝化或钉扎层570及η型光敏区575构成。P型扩散阱520形成于衬底510内。浮动扩散部560、复位晶体管590、源极随耦器晶体管及行选择晶体管(未展示)还可形成于P型扩散阱520或类似地构造的扩散阱内。在像素500的操作期间,转移晶体管505接收转移信号以将光电二极管580中所积累的电荷转移到浮动扩散部560。浅沟槽隔离(STI)区530将像素500与相应像素阵列内的其它像素单元分离。
[0035]在此实施例中,在亮光状态下,复位晶体管590包含经掺杂的通道区550以使得其增加浮动扩散节点560的电容。如上文所描述,变化由复位晶体管590提供的电容的一种方式是变化多个所包含导电区(展示为区551、552、".、559)的掺杂水平。如上文所描述,当将光电二极管580中所积累的电荷转移到浮动扩散部560时,由所述电荷产生的电场导致顺序地接通551到559,借此取决于浮动节点中的电荷量或换句话说暴露到光电二极管580的光强度而变化浮动扩散节点的电容。
[0036]在此实施例中,复位晶体管590包含:控制节点540 (例如,源极及漏极连接),其用于控制到浮动扩散节点560的电荷;及VDD 595,其用以控制施加到导电区551到559的电场的强度。在此实施例中,控制节点540与复位电路及导电区551到559组合以节省像素500的娃面积。
[0037]在所图解说明实施例中,光电二极管580及像素单元500的其它元件形成于衬底500中。在其它实施例中,像素单元500可形成于安置于衬底上的外延层中。在其它实施例中,像素单元500在控制节点540与STI 530之间可具有扩散区(图5中未展示)。
[0038]包括通道区550的导电区551到559可具有连续(或接近连续)掺杂水平,借此形成其中浮动扩散节点560处的电容为电荷量或暴露到光电二极管580的光强度的函数的范围。
[0039]如上文所描述,通过使复位晶体管具有由多个掺杂水平构成的通道区,与现有技术解决方案相比,组合复位功能性及电荷控制节点减小用于像素单元的硅面积。此组合减小装置成本,这是因为装置的硅面积量直接与其制造成本成比例。组合复位功能性及电荷控制节点还减小装置的可能寄生电容(例如,漏极到块体电容),这是因为晶体管引入对装置电力消耗、转换增益及速度性能有害的寄生电容的可能性。此外,组合复位功能性及电荷控制节点减小用于像素单元的金属布线量,借此允许光敏区(例如,光电二极管)及其相关联光学路径的较多可能面积及量子效率的增加。
[0040]本文中所描述的上文称为工艺、伺服器或工具的各种组件可为用于执行所描述的功能的构件。本文中所描述的每一组件包含软件或硬件或这些的组合。每一及全部组件可实施为软件模块、硬件模块、特殊用途硬件(例如,特殊应用硬件、ASIC、DSP等)、嵌入式控制器、硬连线电路、硬件逻辑等。软件内容(例如,数据、指令、配置)可经由包含非暂时有形计算机或机器可读存储媒体的制造品而提供,所述软件内容提供表示可执行的指令的内容。所述内容可导致计算机执行本文中所描述的各种功能/操作。
[0041]包含摘要中所描述内容的本发明的所图解说明实施例的以上说明并非意欲是穷尽性的或将本发明限制于所揭示的确切形式。虽然出于说明性目的而在本文中描述本发明的特定实施例及实例,但如所属领域的技术人员将认识到,可在本发明的范围内做出各种修改。
[0042]可根据以上详细说明对本发明做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限制于说明书中所揭示的特定实施例。而是,本发明的范围将完全由所附权利要求书来确定,所附权利要求书将根据权利要求阐述的既定原则来加以理解。
【权利要求】
1.一种成像传感器像素,其包括: 浮动扩散FD区; 光敏元件,其用以获取图像电荷; 存储晶体管,其用以存储所述图像电荷; 转移栅极,其用以将所述图像电荷从所述光敏元件选择性地转移到所述FD区;及控制节点,其耦合到所述FD区以控制所述图像电荷到读出节点的转移,所述控制节点用以将所述FD区复位到参考电压且具有与不同阈值电压值相关联的多个电容区,当转移到所述FD区的所述图像电荷超过其阈值电压值时,所述电容区中的每一者将具有大于其最小电容值的电容值。
2.根据权利要求1所述的成像传感器像素,其中所述控制节点的所述多个电容区包括不同的掺杂剂水平。
3.根据权利要求1所述的成像传感器像素,其中所述控制节点的所述多个电容区中的每一者包括不同的最大电容值。
4.根据权利要求1所述的成像传感器像素,其中所述多个电容区中的每一者的最小电容值为零。
5.根据 权利要求1所述的成像传感器像素,其中所述控制节点的所述多个电容区中的一者的平带电压等于所述多个电容区中的另一者的阈值电压。
6.根据权利要求1所述的成像传感器像素,其中所述光敏元件安置于半导体裸片内,用于响应于入射于所述成像传感器像素的背侧上的光而积累图像电荷。
7.根据权利要求1所述的成像传感器像素,其中所述光敏元件安置于半导体裸片内,用于响应于入射于所述成像传感器像素的前侧上的光而积累图像电荷。
8.根据权利要求1所述的成像传感器像素,其中所述成像传感器像素包括互补金属氧化物半导体CMOS图像传感器。
9.根据权利要求1所述的成像传感器像素,其中所述成像传感器像素包括电荷耦合装置CXD图像传感器。
10.一种系统,其包括: 成像像素阵列,其中每一成像像素包含: 浮动扩散FD区; 光敏元件,其用以获取图像电荷; 存储晶体管,其用以存储所述图像电荷; 转移栅极,其用以将所述图像电荷从所述光敏元件选择性地转移到所述FD区;及控制节点,其耦合到所述FD区以控制所述图像电荷到读出节点的转移,所述控制节点用以将所述FD区复位到参考电压且具有与不同阈值电压值相关联的多个电容区,当转移到所述FD区的所述图像电荷超过其阈值电压值时,所述电容区中的每一者将具有大于其最小电容值的电容值; 控制单元,其耦合到所述成像像素阵列的所述控制节点以控制所述成像像素阵列的图像数据捕获 '及 读出电路,其包括一个或一个以上读出节点且耦合到所述成像像素阵列以从所述成像像素中的每一者读出所述图像数据。
11.根据权利要求10所述的系统,其中对于所述成像像素阵列中的每一成像像素,每一电容区包括不同的掺杂剂水平。
12.根据权利要求10所述的系统,其中对于所述成像像素阵列中的每一成像像素,所述多个电容区中的一者的平带电压等于所述多个电容区中的另一者的阈值电压。
13.根据权利要求10所述的系统,其中对于所述成像像素阵列中的每一成像像素,所述多个电容区中的每一者包括不同的最大电容值。
14.根据权利要求10所述的系统,其中对于所述成像像素阵列中的每一成像像素, 所述多个电容区中的每一者的最小电容值为零。
15.根据权利要求10所述的系统,其中对于所述成像像素阵列中的每一成像像素,所述光敏元件安置于半导体裸片内,用于响应于入射于所述成像像素的背侧上的光而积累图像电荷。
16.根据权利要求10所述的系统,其中对于所述成像像素阵列中的每一成像像素,所述光敏元件安置于半导体裸片内,用于响应于入射于所述成像像素的前侧上的光而积累图像电荷。
17.根据权利要求10所述的系统,其中所述成像像素中的每一者包括互补金属氧化物半导体CMOS图像传感器。
18.根据权利要求10所述的系统,其中所述成像像素中的每一者包括电荷耦合装置CXD图像传感器。
【文档编号】H01L27/146GK103731594SQ201310317708
【公开日】2014年4月16日 申请日期:2013年7月26日 优先权日:2012年10月12日
【发明者】陈刚, 毛杜立, 戴幸志, 霍华德·E·罗兹 申请人:全视科技有限公司