一种vdmos器件的条形元胞结构及其制作方法
【专利摘要】本发明公开了一种VDMOS器件的条形元胞结构及其制作方法，所述条形元胞结构包括：漏区；位于漏区上的外延层；位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；位于所述外延层上的栅氧化层，所述栅氧化层完全覆盖所述横向沟道；位于所述栅氧化层上的多晶硅层，所述多晶硅层的长边方向与所述横向沟道垂直。本发明通过在多晶硅层下的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度和面积，能够有效地降低导通电阻，提高电流导通能力。
【专利说明】—种^關03器件的条形元胞结构及其制作方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，具体涉及功率半导体器件【技术领域】，尤其涉及一种乂0103器件的条形元胞结构及其制作方法。
【背景技术】
[0002]701080011)316-(11 打1186(1 16仏1 0x1(16 8611110011(11101:01-,垂直双扩散金属氧化物半导体)器件，是同时具有双极型晶体管和普通103器件的优点的功率半导体器件。与双极型晶体管相比，它的开关速度快，开关损耗小，输入阻抗高，驱动功率小，频率特性好，跨导线性度高，没有双极型功率器件的二次击穿问题，安全工作区大。因此，不论是开关应用还是线性应用，^1^03器件都是理想的功率半导体器件。
[0003]对于70103器件而言，它的一个重要指标是导通电阻。随着70103器件的发展，其结构不断地得到改进，以尽可能地降低导通电阻，从而提高导通电流的能力。
[0004]图1示出了现有技术的~沟道增强型70103器件的条形元胞结构的立体结构图。对于现有技术的器件的条形元胞结构，沟道主要形成于第一奸源区104与第一阱区103、第二奸源区107与第二？-阱区108之间，沟道的宽度和面积有限。因此，如图1所示，现有技术的70103器件的条形元胞结构中，在多晶硅层105下方位置的外延层102没有被充分地利用，从而没有有效地增加沟道的宽度和面积，使得该条形元胞结构的导通电阻较大，电流导通能力有限。
【发明内容】
[0005]有鉴于此，本发明实施例提供一种70103器件的元胞结构及其制作方法，来解决以上【背景技术】部分提到的技术问题。
[0006]一方面，本发明实施例提供了一种70103器件的条形元胞结构，所述条形元胞结构包括:
[0007]漏区；
[0008]位于漏区上的外延层；
[0009]位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；
[0010]位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
[0011]位于所述栅氧化层上的多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
[0012]进一步的，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
[0013]进一步的，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
[0014]进一步的，所述横向沟道包括一个横向沟道或多个横向沟道。
[0015]进一步的，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20 4 ！11。
[0016]相应的，本发明实施例还提供了一种71^03器件的条形元胞结构的制作方法，所述条形元胞结构的制作方法包括以下步骤:
[0017]形成漏区；
[0018]在漏区上形成外延层；
[0019]在所述外延层内形成横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；
[0020]在所述外延层上形成栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
[0021]在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
[0022]进一步的，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
[0023]进一步的，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
[0024]进一步的，所述横向沟道包括一个横向沟道或多个横向沟道。
[0025]进一步的，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20 4 ！11。
[0026]本发明实施例提出的71^03器件的条形元胞结构及其制作方法，通过在多晶硅层下的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度，相应地增加了沟道面积，从而可以有效地降低导通电阻，提高电流导通能力。在相同的导通电流能力下，本发明的条形元胞结构能够减少器件中的元胞数目，使芯片的面积显著地减小，从而降低芯片的单位成本。
【专利附图】
【附图说明】
[0027]图1是根据现有技术的~沟道增强型70103器件的条形元胞结构的立体结构图；
[0028]图2是根据本发明第一实施例的~沟道增强型70103器件的条形元胞结构的结构图；
[0029]图3是图2的条形元胞结构在横向沟道位置处沿X轴方向的剖面图；
[0030]图4是图2的条形元胞结构在横向沟道位置处沿X轴方向的剖面图；
[0031]图5是根据本发明第二实施例的~沟道增强型70103器件的条形元胞结构的制作方法的流程图。
[0032]图中的附图标记所分别指代的技术特征为:
[0033]101、漏区；102、外延层；103、第一 ？-讲区；104、第一奸源区；105、多晶娃层；106、栅氧化层；107、第二奸源区；108、第二？-阱区；
[0034]201、漏区；202、.外延层；203、第一？-阱区；204、第一奸源区；205、多晶硅层；206、栅氧化层；207、第二源区；208、第二 ？-阱区；209、横向沟道；
[0035]301、外延层；302、？-阱区；303、奸源区；
[0036]401、.外延层；402、沟道？-阱区；403、沟道奸源区。
【具体实施方式】
[0037]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0038]目前，在70103器件中，应用最广泛的属于~沟道增强型的70103器件。此处就以~沟道增强型的器件的条形元胞结构及其制作方法作为具体实施例，来解释本发明。需要说明的是，本发明不限于~沟道增强型的器件的条形元胞结构及其制作方法，对于其他类型的器件的条形元胞结构，本发明同样适用，换句话说，将~沟道换成？沟道或将增强型换成耗尽型所得到的器件的条形元胞结构及其制作方法，同样适用于本发明。
[0039]在图2-4中示出了本发明的第一实施例。
[0040]图2是根据本发明第一实施例的~沟道增强型70103器件的条形元胞结构的结构图。如图2所示，所述~沟道增强型70103器件的条形元胞结构包括:漏区201，；位于漏区201上的外延层202 ；位于所述^外延层202内的横向沟道209、第一阱区203、第二？-阱区208以及嵌入在所述第一阱区203中的第一奸源区204、嵌入在所述第二 ？-阱区208中的第二奸源区207，其中，所述横向沟道209包括沟道？-阱区和嵌入在沟道阱区中的沟道奸源区(沟道阱区和沟道奸源区见图4)；位于所述^外延层202上的栅氧化层206，其中，所述栅氧化层206完全覆盖所述横向沟道209 ；位于所述栅氧化层206上的多晶娃层205，其中，所述多晶娃层205的长边方向与所述横向沟道垂直。
[0041]在本实施例中，如图2所示，所述多晶硅层的长边方向与V轴方向一致；所述横向沟道是沿X轴方向。因为X轴与V轴互相垂直，所以所述多晶硅层的长边方向与所述横向沟道是垂直的。
[0042]图3是图2的条形元胞结构在横向沟道位置处沿X轴方向的剖面图。如图3所示，在本实施例的一种优选的实施方式中，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道奸源区在所述横向沟道的两端分别与所述第一奸源区和所述第二奸源区连接。这样做能够使本实施例的70103器件的条形元胞结构的沟道比现有技术的70103器件的条形元胞结构的沟道变宽了。根据导通电流与沟道的宽度与长度之比成正比，当沟道宽度增加时，导通电流增大。在沟道长度没有改变的情况下，通过有效地利用所述多晶硅层下面的空间，使沟道面积变大，从而可以降低导通电阻，提高导通电流能力。如果在相同的导通电流能力下，本实施例中的条形元胞结构能够减少71^03器件中的元胞数目，使芯片的面积显著地减小，从而降低芯片的单位成本。
[0043]图4是图2的条形元胞结构在横向沟道位置处沿V轴方向的剖面图。如图4所示，所述沟道阱区402和嵌入在所述沟道阱区中的所述沟道奸源区403。
[0044]在本实施例的一种优选的实施方式中，所述沟道奸源区与所述沟道阱区间形成的沟道长度与所述第一奸源区和所述第一 ？-阱区间形成的沟道长度、所述第二源区奸和所述第二阱区间形成的沟道长度相同。这样做能够使新增加的沟道与器件的条形元胞结构原有的沟道能够均匀地产生导通电流，防止产生局部导通电流过大或过小，造成器件的不稳定。
[0045]在本实施例中，为了画图和描述的方便，只给出了一个横向沟道。由于所述横向沟道在图2中看起来呈现“!I”的形状，也可以把本发明的条形元胞结构的70103器件称为“!(^161(1场效应晶体管，简称场效应管)”结构的70103器件。但本发明并不限于一个横向沟道，对于多个横向沟道同样适用。更重要的是，只增加一个横向沟道对于提高条形元胞结构的导通电流能力是很小的，可以忽略。只有在条形元胞结构中增加多个横向沟道才会对提高导通电流起作用。
[0046]在本发明实施例的一种优选的实施方式中，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20^111。这样做能够使产生的导通电流均匀、稳定。如果任意两个横向沟道间的距离过小或排列过密，会使寄生
^161(1 2^^601: 丁！'811818七01'，结型场效应晶体管)电阻增大，从而降低电流导通能力。
[0047]本发明第一实施例提出的~沟道增强型70103器件的条形元胞结构，通过在多晶硅层下面的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度，相应地增加了沟道面积，从而可以有效地降低导通电阻，增加电流导通能力。在相同的导通电流能力下，本发明的条形元胞结构能够减少70103器件中的元胞数目，使芯片的面积显著地减小，从而降低芯片的单位成本。
[0048]在图5中示出了本发明的第二实施例。
[0049]图5是根据本发明第二实施例的~沟道增强型70103器件的条形元胞结构的制作方法的流程图，所示流程如下:
[0050]步骤3501:在漏区上形成外延层。
[0051]在本实施例中，在所述漏区上生长外延层，同时进行~型离子轻掺杂形成所述外延层。
[0052]步骤3502:在所述^外延层中形成横向沟道、？-阱区以及嵌入在？-阱区中的奸源区。
[0053]在本实施例中，所述横向沟道包括沟道阱区和嵌入在所述沟道阱区中的沟道奸源区；所述阱区包括第一阱区和第二阱区；所述奸源区包括第一奸源区和第二奸源区。在所述^外延层中形成第一阱区、第二阱区以及嵌入在所述第一
阱区中的所述第一奸源区、嵌入在所述第二阱区中的所述第二奸源区。
[0054]在所述化外延层上，先经过光刻、？-掺杂和退火，形成所述沟道阱区、所述第一阱区和所述第二阱区；然后再经过光刻、掺杂和奸退火形成所述沟道奸源区、所述第一奸源区和所述第二奸源区。
[0055]步骤3503:在所述化外延层上形成栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道。
[0056]在本实施例中，在^外延层上，经过栅氧化，形成所述栅氧化层。
[0057]步骤3504:在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
[0058]在本实施例中，在所述栅氧化层上进行淀积多晶硅、光刻多晶硅及刻蚀的工艺流程，形成多晶硅层。
[0059]在本施例的一种优选的实施方式中，所述沟道？-阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道奸源区在所述横向沟道的两端分别与所述第一奸源区和所述第二奸源区连接。这样做能够使新形成的沟道比70103器件的条形元胞结构原有的沟道变宽了许多。在沟道长度没有改变的情况下，通过有效地利用所述多晶硅层下面的空间，使沟道面积变大，从而降低导通电阻，提高导通电流能力。
[0060]在本实施例的一种优选的实施方式中，所述沟道奸源区与所述沟道阱区间形成的沟道长度与所述第一奸源区和所述第一阱区间形成的沟道长度、所述第二源区奸和所述第二阱区间形成的沟道长度相同。这样做能够使新增加的沟道与器件的条形元胞结构原有的沟道能够均匀地产生导通电流，防止产生局部导通电流过大或过小，造成器件的不稳定。
[0061]在本发明实施例的一种优选的实施方式中，所述横向沟道个数为一个或多个。增加一个横向沟道，对于提高导通电流几乎不起作用。然而，增加多个横向沟道，对于提高导通电流才会起到作用。所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为209 ！11。这样做能够使产生的导通电流均匀、稳定。如果任意两个横向沟道间的距离过小或排列过密，会使寄生372101111(31:1011 ^161(1 2^601:11-8118181:01-,结型场效应晶体管)电阻增大,从而降低电流导通能力。
[0062]本发明第二实施例提出的71^03器件的条形元胞结构的制作方法，通过在多晶硅层下面的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度，相应地增加了沟道面积，从而可以有效地降低导通电阻，提高电流导通能力。
[0063]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【权利要求】
1.一种^0103器件的条形元胞结构，其特征在于，所述条形元胞结构包括: 漏区； 位于漏区上的外延层； 位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区； 位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道； 位于所述栅氧化层上的多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
2.根据权利要求1所述的70103器件的条形元胞结构，其特征在于，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
3.根据权利要求2所述的70103器件的条形元胞结构，其特征在于，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
4.根据权利要求3所述的70103器件的条形元胞结构，其特征在于，所述横向沟道包括一个横向沟道或多个横向沟道。
5.根据权利要求4所述的70103器件的条形元胞结构，其特征在于，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20 口 1X1。
6.一种70103器件的条形元胞结构的制作方法，其特征在于，所述制作方法包括以下步骤: 形成漏区； 在漏区上形成外延层； 在所述外延层内形成横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区； 在所述外延层上形成栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道； 在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
7.根据权利要求6所述的70103器件的条形元胞结构，其特征在于，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
8.根据权利要求7所述的70103器件的条形元胞结构，其特征在于，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
9.根据权利要求8所述的70103器件的条形元胞结构，其特征在于，所述横向沟道包括一个横向沟道或多个横向沟道。
10.根据权利要求9所述的70103器件的条形元胞结构，其特征在于，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为 20 II III。
【文档编号】H01L21/336GK104347710SQ201310348186
【公开日】2015年2月11日 申请日期:2013年8月9日 优先权日:2013年8月9日
【发明者】魏峰, 唐红祥, 张新 申请人:无锡华润华晶微电子有限公司