金属内连线结构及其工艺的制作方法
【专利摘要】本发明公开一种金属内连线工艺，包括于衬底上形成第一介电层，且于第一介电层中形成导体插塞。在第一介电层上形成第二介电层，并在第二介电层中形成介层窗开口。在第二介电层的表面以及介层窗开口的侧壁与底部形成衬层。在介层窗开口中填入填充层。在衬层上形成第三介电层。形成自对准双重金属镶嵌结构，其穿过第三介电层以及介层窗开口中的填充层与衬层，与导体插塞电连接。本发明还公开一种金属内连线。本发明可以节省工艺步骤，增加工艺裕度，可以改善位线与栅极导体之间耦合的问题，克服光刻临界尺寸的极限，提升套刻的裕度，降低产品的成本。
【专利说明】金属内连线结构及其工艺
【技术领域】
[0001]本发明涉及一种金属内连线结构及其工艺。
【背景技术】
[0002]金属内连线可以用来连接不同元件，在半导体工艺中扮演非常重要的角色。随着电子产品不断地小型化，所需要的元件尺寸愈来愈小。然而，受限于现有的曝光机台的临界尺寸的极限，小临界尺寸的介层窗开口不易制作。而且，由于介层窗开口的尺寸小，所填入氧化层容易在氧化层中形成孔隙，而造成后续形成的介层窗发生侧向导通的问题。另一方面，虽然使用高密度等离子体沉积法来沉积氧化硅有助于氧化硅能顺利填入于介层窗开口中，然而使用高密度等离子体沉积法来沉积氧化硅，又容易导致介层窗开口的转角被削切，因而衍生介层窗开口的临界尺寸无法控制，甚至导致后续在介层窗开口中形成的金属内连线(例如是位线)与相邻的金属内连线(例如是位线)发生短路的问题。
【发明内容】
[0003]本发明的目的是提供一种金属内连线结构及其工艺，可以节省工艺步骤，增加工艺裕度，改善栅极导体之间的耦合问题，克服光刻临界尺寸的极限，提升套刻的裕度，降低产品的成本。
[0004]本发明实施例提出一种金属内连线工艺，包括提供衬底，衬底上已形成第一介电层，且第一介电层中已形成导体插塞。在第一介电层上形成第二介电层，并在第二介电层中形成介层窗开口。在第二介电层的表面以及介层窗开口的侧壁与底部形成衬层。在介层窗开口中填入填充层。在衬层上形成第三介电层。形成自对准双重金属镶嵌结构，自对准双重金属镶嵌结构穿过第三介电层以及介层窗开口中的填充层与衬层，与导体插塞电连接。
[0005]依照本发明实施例所述，其中在第二介电层中形成第一介层窗开口之前，还包括于第二介电层上形成停止层。
[0006]依照本发明实施例所述，还包括形成穿过第三介电层、衬层以及停止层的导线。
[0007]依照本发明实施例所述，其中形成自对准双重金属镶嵌结构以及导线的方法包括:在第三介电层上形成硬掩模层，硬掩模层具有多个开口图案，开口图案之一位于第一介层窗开口上方；以硬掩模层为掩模，进行蚀刻工艺，以形成第一沟渠以及自对准双重金属镶嵌开口，其中第一沟渠穿过第三介电层、衬层以及停止层，自对准双重金属镶嵌开口穿过第三介电层以及第一介层窗开口中的填充层与衬层，裸露出导体插塞；以及于第一沟渠中形成导线，并于自对准双重金属镶嵌开口中形成自对准双重金属镶嵌结构。
[0008]依照本发明实施例所述，其中衬层与停止层的材料相同。
[0009]依照本发明实施例所述，其中衬层以及停止层的材料包括氮化硅，第二介电层以及填充层的材料包括氧化硅。
[0010]依照本发明实施例所述，其中衬层的形成方法包括原子层沉积法。
[0011]依照本发明实施例，其中形成第一沟渠以及自对准双重金属镶嵌开口的方法包括:以硬掩模层为掩模，衬层为蚀刻停止层，以第一蚀刻条件蚀刻移除第三介电层，以于第三介电层中形成第一沟渠与第二沟渠，第二沟渠裸露出填充层；以硬掩模层为掩模，衬层为蚀刻停止层，以第二蚀刻条件蚀刻移除填充层，以形成与第二沟渠连通的第二介层窗开口 ；以及以硬掩模层为掩模，以第三蚀刻条件蚀刻移除沟渠下方的衬层与停止层以及第二介层窗开口下方的衬层，第二沟渠与第二介层窗开口组成自对准双重金属镶嵌开口。
[0012]本发明实施例还提出一种金属内连线结构，包括衬底、第一介电层、导体插塞、第二介电层、第三介电层、自对准双重金属镶嵌结构以及衬层。第一介电层位于衬底上。导体插塞位于第一介电层中。第二介电层位于第一介电层上。第三介电层位于第二介电层上。自对准双重金属镶嵌结构穿过第三介电层以及第二介电层，与导体插塞电连接。衬层位于自对准双重金属镶嵌结构与第二介电层之间以及第三介电层与第二介电层之间。
[0013]依照本发明实施例，还包括位于第二介电层与衬层之间的停止层。
[0014]依照本发明实施例，还包括位于衬层与自对准双重金属镶嵌结构之间的填充层。
[0015]依照本发明实施例，其中衬层与停止层的材料相同。
[0016]依照本发明实施例，其中衬层以及停止层的材料包括氮化硅，第二介电层以及填充层的材料包括氧化娃。
[0017]本发明实施例的金属内连线结构及其工艺，可以节省工艺步骤，增加工艺裕度，改善栅极导体之间的耦合问题，克服光刻临界尺寸的极限，提升套刻的裕度，降低产品的成本。
[0018]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0019]图1A至II为根据本发明第一实施例所绘示的一种嵌入式存储元件的制造流程的剖面示意图。
[0020]其中，附图标记说明如下:
[0021]10:衬底30:填充材料层
[0022]11:导电区30a:填充层
[0023]12、16、34:介电层32:孔隙
[0024]14:导体插塞36:硬掩模层
[0025]18:停止层40、41:沟渠
[0026]20:底抗反射层42:自对准双重金属镶嵌开口
[0027]22:掩模层44:导线
[0028]24、38:开口沟渠图案45:导体层
[0029]26、43:介层窗开口46:自对准双重金属镶嵌结构
[0030]28:衬层
【具体实施方式】
[0031]图1A至II为根据本发明第一实施例所绘示的嵌入式存储元件的制造流程的剖面示意图。
[0032]请参照图1A，提供衬底10。衬底10可以是半导体或是半导体化合物，例如是硅或是硅化锗。衬底10也可以是绝缘层上硅(SOI)。衬底10中具有导电区11。导电区11例如是掺杂区或是导电层。
[0033]在衬底10上形成介电层12。介电层12的材料例如是氧化硅，形成的方法例如是化学气相沉积法。介电层12的厚度例如是4000埃至5000埃。在介电层12中形成导体插塞14。导体插塞14的材料可以是金属，例如是钨。导体插塞14例如是位线接触窗。
[0034]接着，在介电层12上形成介电层16。介电层16的材料例如是氧化硅，形成的方法例如是化学气相沉积法。介电层16的厚度例如是1000埃至2000埃。之后，在介电层16上形成停止层18。停止层18的材料与介电层16的材料不同。停止层18的材料例如是氮化硅，形成的方法例如是以硅甲烷做为反应气体，利用化学气相沉积法来沉积，厚度例如是100埃至600埃。之后，在停止层18上形成掩模层22。掩模层22中在对应于导体插塞14具有开口图案24。掩模层22的材料例如是光刻胶。在形成掩模层22之前可以在停止层18上先形成底抗反射(BARC)层20。底抗反射层20的材料例如是有机聚合物或碳\氮氧化硅，形成的方法例如是液态旋涂法，厚度例如是200埃至400埃。
[0035]请参照图1B，以掩模层22(图1A)为掩模，蚀刻移除停止层18与介电层16，以形成介层窗开口 26，裸露出导体插塞14。之后移除掩模层22以及底抗反射层20。蚀刻移除停止层18与介电层16的方法可以是各向异性蚀刻法，例如是反应离子蚀刻法。然后，例如用氧离子等离子体移除掩模层22以及底抗反射层20。
[0036]之后，在介电层16上形成衬层28,覆盖停止层18与介层窗开口 26的侧壁与底部。衬层28的材料与介电层16不同。衬层28的材料可以与停止层18相同。衬层28的材料例如是氮化硅，形成的方法例如是原子层沉积法，厚度例如是50埃至150埃。衬层28可用来缩小介层窗开口 26的尺寸，并在后续形成自对准双重金属镶嵌开口的过程中保护介层窗开口 26的侧壁。
[0037]请参照图1C，然后，于衬层28上以及介层窗开口 26中形成填充材料层30。填充材料层30的材料与衬层28不同。填充材料层30的材料例如是氧化硅，形成的方法例如是化学气相沉积法。介层窗开口 26的尺寸因为衬层28而缩小，可能导致填充材料层30无法填满介层窗开口 26，而形成孔隙32。然而，由于每个介层窗开口 26的侧壁被不同材料的衬层28包围，因此，每个介层窗开口 26中的孔隙32彼此不连通，而且在后续的蚀刻过程中也会因为衬层28与介电层16材料上的差异而避免侧向连通的问题。
[0038]其后，请参照图1D，将衬层28上方的填充材料层30移除，于介层窗开口 26中留下填充层30a。移除位于衬层28上的填充材料层30的方法例如是以衬层28为研磨停止层，利用化学机械研磨法来移除之。在移除衬层28上方的填充材料层30之后，也可以选择性将停止层18上方的衬层28移除。
[0039]之后，于衬层28与填充层30a上形成介电层34。介电层34的材料例如是氧化硅或低介电常数材料例如是碳化硅，形成的方法例如是化学气相沉积法。介电层34的厚度例如是500埃至2500埃。
[0040]其后，在介电层34上形成硬掩模层36。硬掩模层36具有多个开口沟渠图案38，其中有一开口沟渠图案38位于介层窗开口 26上方,且与介层窗开口 26对应。硬掩模层36的材料例如是多晶硅、碳或氮氧化硅。多晶硅的形成方法例如是化学气相沉积法。开口沟渠图案38的形成方法可以通过光刻与蚀刻工艺。
[0041]接着，请参照图1G，以硬掩模层36为掩模，进行蚀刻工艺，以形成沟渠40以及自对准双重金属镶嵌开口 42。沟渠40穿过介电层34、衬层28以及停止层18。自对准双重金属镶嵌开口 42穿过介电层34以及介层窗开口 26中的填充层30a与衬层28，裸露出导体插塞14。所采用的蚀刻工艺可以是各向异性蚀刻工艺，例如是反应离子蚀刻工艺。
[0042]请参照图1E，在一实施例中，上述形成沟渠40以及自对准双重金属镶嵌开口 42可以先以硬掩模层36为掩模，利用衬层28做为蚀刻停止层，选择对于介电层34/衬层28或是对于介电层34/停止层18具有高蚀刻选择比的第一蚀刻条件蚀刻移除介电层34，以形成沟渠40以及沟渠41。在以第一蚀刻条件蚀刻时，由于第一蚀刻条件对于介电层34/衬层28或是对于介电层34/停止层18具有高蚀刻选择比，因此，在蚀刻的过程中，衬层28与停止层18可以做为蚀刻停止层，保护介电层16的表面。
[0043]接着，请参照图1F，以硬掩模层36为掩模，衬层28为停止层，改变蚀刻条件，选择对于填充层30a/衬层28或是对于填充层30a/停止层18具有高蚀刻选择比的第二蚀刻条件蚀刻移除填充层30a，以形成介层窗开口 43。由于填充层30a之中具有孔隙32，因此在介层窗开口 43之中填充层30a的材料体积较小，可以更快速地被完全移除，故，可以减轻硬掩模层36的消耗量，不需要太厚的硬掩模层36来避免在蚀刻的过程中被消耗殆尽。此外，在以第二蚀刻条件蚀刻时，由于填充层30a/衬层28或是填充层30a/停止层18具有高蚀刻选择比，因此衬层28可以做为保护层，保护介电层16的侧壁以及表面，以自对准移除介层窗开口 26的填充层30a，而不会损害介电层16的侧壁。而且在以第二蚀刻条件蚀刻时，沟渠40下方的衬层28或停止层18可以做为停止层，保护介电层16的表面。
[0044]之后，请参照图1G，选择对于衬层28/介电层16或停止层18/介电层16具有高蚀刻选择比的第三蚀刻条件蚀刻移除沟渠40下方的衬层28与停止层18，以及介层窗开口 43下方的衬层28。以第三蚀刻条件蚀刻时，第三蚀刻条件对于衬层28/介电层16或对于停止层18/介电层16具有高蚀刻选择比，因此在继续蚀刻移除沟渠40以及自对准双重金属镶嵌开口 42处的衬层28与停止层18时，也不会过度蚀刻其下方的介电层16。沟渠41与介层窗开口 43组成自对准双重金属镶嵌开口 42。由于可以形成自对准的自对准双重金属镶嵌开口 42，因此，自对准双重金属镶嵌开口 42与下方的介层窗开口 26以及导体插塞14之间具有良好的套刻裕度。
[0045]之后，请参照图1H，移除硬掩模层36。之后，在介电层34上形成导体层45，以填满沟渠40以及自对准双重金属镶嵌开口 42。导体层45的材料例如是钨或铜。在一实施例中，导体层45为钨金属层，且在形成钨金属层之前，先在沟渠40以及自对准双重金属镶嵌开口 42中形成黏着层(未绘示)。黏着层的材料例如是氮化钛。在另一实施例中，导体层45为铜金属层，且在形成铜金属层之前，先在沟渠40以及自对准双重金属镶嵌开口 42中形成阻障层。阻障层的材料例如是氮化钽。
[0046]请参照图1I，移除介电层34上多余的导体层45，以于沟渠40中形成导线44，并于自对准双重金属镶嵌开口 42中形成自对准双重金属镶嵌结构46，以与导体插塞14电连接。移除介电层34上多余的导体层45的方法例如是化学机械研磨法。在一实施例中，自对准双重金属镶嵌结构46做为位线。由于衬层28可以保护介层窗开口 26的侧壁使得每个介层窗开口 26中的孔隙32彼此不连通，因此，在形成自对准双重金属镶嵌结构46之后，自对准双重金属镶嵌结构46彼此之间也不会因为孔隙32而有短路的问题。
[0047]请参照图1I，本发明实施例的金属内连线结构，包括衬底10、介电层12、导体插塞14、介电层16、介电层34、自对准双重金属镶嵌结构46以及衬层28。介电层12位于衬底10上。导体插塞14位于介电层12中。介电层16位于介电层12上。介电层34位于介电层16上。自对准双重金属镶嵌结构46穿过介电层34以及介电层16，与导体插塞14电连接。衬层28位于自对准双重金属镶嵌结构46与介电层16之间以及介电层34与介电层16之间。再者，在介电层16与衬层28之间还包括停止层18。此外,在一实施例中，于衬层28与自对准双重金属镶嵌结构46之间还包括填充层30a。另外，金属内连线结构还包括导线44，其穿过介电层34、衬层28以及停止层18。
[0048]在本实施例中，介电层16直接形成在介电层12上，介电层16与介电层12之间没有其它高介电系数材料层，例如是氮化硅，不仅可以节省沉积的步骤，还可以改善位线与栅极导体之间耦合的问题。
[0049]再者，在介电层16的表面以及介层窗开口 26的侧壁形成衬层28，可以保护介层窗开口 26的侧壁与转角，形成自对准的自对准双重金属镶嵌开口 42，可以克服光刻临界尺寸的极限以及高密度等离子体(HDP)氧化层所造成的转角损坏的问题。
[0050]另外，由于介层窗开口 26的侧壁被衬层28覆盖，因此,纵使介层窗开口 26中的填充层30a有孔隙32，也不会造成后续形成的自对准双重金属镶嵌结构46侧向导通的问题。而且，介层窗开口 26中的填充层30a有孔隙32反而有助于填充层30a可以更快速被移除，因此可以减少硬掩模层在蚀刻工艺上的消耗量。
[0051]再者，由于可以形成自对准的自对准双重金属镶嵌开口 42，因此，自对准双重金属镶嵌开口 42与其下方的介层窗开口 26以及导体插塞14之间具有良好的套刻裕度。此外，本发明实例以双镶嵌工艺取代单镶嵌工艺，产品的成本可以节省2?3%。
[0052]虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的为准。
【权利要求】
1.一种金属内连线工艺，其特征在于包括: 提供衬底，所述衬底上已形成第一介电层，且所述第一介电层中已形成导体插塞； 在所述第一介电层上形成第二介电层； 所述第二介电层中形成第一介层窗开口； 在所述第二介电层的表面以及所述第一介层窗开口的侧壁与底部形成衬层； 于所述第一介层窗开口中填入填充层； 于所述衬层上形成第三介电层；以及 形成自对准双重金属镶嵌结构，所述自对准双重金属镶嵌结构穿过所述第三介电层以及所述第一介层窗开口中的所述填充层与所述衬层，与所述导体插塞电连接。
2.如权利要求1所述的金属内连线工艺，其中在所述第二介电层中形成第一介层窗开口之前，还包括于所述第二介电层上形成停止层。
3.如权利要求2所述的金属内连线工艺，还包括形成穿过所述第三介电层、所述衬层以及所述停止层的导线。
4.如权利要求3所述的金属内连线工艺，其中形成所述自对准双重金属镶嵌结构以及所述导线的方法包括: 在所述第三介电层上形成硬掩模层，所述硬掩模层具有多个开口图案，所述开口图案之一位于所述第一介层窗开口上方； 以所述硬掩模层为掩模，进行蚀刻工艺，以形成第一沟渠以及自对准双重金属镶嵌开口，其中所述第一沟渠穿过所述第三介电层、所述衬层以及所述停止层，所述自对准双重金属镶嵌开口穿过所述第三介电层以及所述第一介层窗开口中的所述填充层与所述衬层，裸露出所述导体插塞；以及 于所述第一沟渠中形成所述导线，并于所述自对准双重金属镶嵌开口中形成所述自对准双重金属镶嵌结构。
5.如权利要求2所述的金属内连线工艺，其中所述衬层与所述停止层的材料相同。
6.如权利要求5所述的金属内连线工艺，其中所述衬层以及所述停止层的材料包括氮化硅，所述第二介电层以及所述填充层的材料包括氧化硅。
7.如权利要求6所述的金属内连线工艺，其中所述衬层的形成方法包括原子层沉积法。
8.如权利要求4所述的金属内连线工艺，其中形成所述第一沟渠以及所述自对准双重金属镶嵌开口的方法包括: 以所述硬掩模层为掩模，所述衬层为蚀刻停止层，以第一蚀刻条件蚀刻移除所述第三介电层，以于所述第三介电层中形成所述第一沟渠与第二沟渠，所述第二沟渠裸露出所述填充层； 以所述硬掩模层为掩模，所述衬层为蚀刻停止层，以第二蚀刻条件蚀刻移除所述填充层，以形成与所述第二沟渠连通的第二介层窗开口 ；以及 以所述硬掩模层为掩模，以第三蚀刻条件蚀刻移除所述沟渠下方的所述衬层与所述停止层以及所述第二介层窗开口下方的所述衬层，所述第二沟渠与所述第二介层窗开口组成所述自对准双重金属镶嵌开口。
9.一种金属内连线结构，其特征在于包括: 衬底； 第一介电层，位于所述衬底上 导体插塞，嵌于所述第一介电层中； 第二介电层，位于所述第一介电层上； 第三介电层，位于所述第二介电层上； 自对准双重金属镶嵌结构，穿过所述第三介电层以及所述第二介电层，与所述导体插塞电连接；以及 衬层，位于所述自对准双重金属镶嵌结构与所述第二介电层之间以及所述第三介电层与所述第二介电层之间。
10.如权利要求9所述的金属内连线结构，还包括位于所述第二介电层与所述衬层之间的停止层。
11.如权利要求10所述的金属内连线结构，还包括位于所述衬层与所述自对准双重金属镶嵌结构之间的填充层。
12.如权利要求11所述的金属内连线结构，其中所述衬层与所述停止层的材料相同。
13.如权利要求10所述的金属内连线结构，其中所述衬层以及所述停止层的材料包括氮化硅，所述第二介电层以及所述填充层的材料包括氧化硅。
【文档编号】H01L23/522GK104377160SQ201310353503
【公开日】2015年2月25日 申请日期:2013年8月14日 优先权日:2013年8月14日
【发明者】蔡昇达 申请人:华邦电子股份有限公司