一种igbt的制造方法
【专利摘要】本发明提供一种IGBT的制造方法，其包括：提供具有第一表面和第二表面的第一导电类型的半导体晶片，在所述半导体晶片的第一表面上进行杂质注入以形成导电层；在所述导电层的表面形成间隔的凹槽；在所述凹槽内填充第二导电类型或第一导电类型的半导体材料以形成通道；在所述导电层和通道上形成氧化层；在所述氧化层上键合衬底半导体晶片;减薄所述半导体晶片，并将减薄后的半导体晶片作为漂移区；基于所述漂移区形成所述IGBT的正面结构；去除所述衬底半导体晶片；去除所述氧化层；在所述通道和导电层上形成背面金属电极。该方法对薄片流通能力没有特殊要求，更不需要双面曝光机设备，与现有的常规工艺兼容，工艺简单、效率高。
【专利说明】一种IGBT的制造方法 【【技术领域】】
[0001] 本发明涉及半导体设计及制造【技术领域】，特别涉及一种IGBT(InsulatedGate BipolarTransistor,绝缘栅双极晶体管）的制造方法。 【【背景技术】】
[0002] IGBT是由BJT(BipolarJunctionTransistor，双极结型晶体管）和MOSFET(Met al-〇xide-Semiconductor-Field-Effect-Transistor，金属氧化物半导体场效应晶体管)组 成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压 降两方面的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用 于功率控制领域。在实际应用中，IGBT很少作为一个独立器件使用，尤其在感性负载的条 件下，IGBT需要一个快恢复二极管续流。因此，现有的绝缘栅双极晶体管产品，一般采用并 联一个续流二极管（Freewheelingdiode,简称FWD)以保护IGBT。为了降低成本，并联的 续流二极管可以集成在IGBT芯片内，即具有内置二极管或反向导通的IGBT。
[0003] 常见的反向导通的IGBT需要减薄后双面光刻制备出背面P+集电极区的注入窗 口。这种方案的缺点主要有两个方面：第一、需要有减薄晶圆流通能力，特别是对于常见的 1200V以下的IGBT，其厚度在200um以下，对薄片流通工艺要求很高；第二、需要专门的双面 曝光机对晶圆曝光。此外，现有的反向导通的IGBT通常采用背面两次光刻技术。
[0004] 因此，有必要提供一种改进的技术方案来克服上述问题。 【
【发明内容】
】
[0005] 本发明的目的在于提供一种IGBT的制造方法，其与现有的常规工艺兼容，工艺简 单、效率高、无需专用的设备大大降低工艺成本。
[0006] 为了解决上述问题，根据本发明的一个方面，本发明提供一种IGBT的制造方法， 其包括：提供具有第一表面和第二表面的第一导电类型的半导体晶片，在所述半导体晶片 的第一表面上进行杂质注入以形成第一导电类型或第二导电类型的导电层；在所述第一导 电类型或第二导电类型的导电层的表面形成间隔的凹槽；在所述凹槽内填充第二导电类型 或第一导电类型的半导体材料以形成通道，其中所述通道的导电类型与所述导电层的导电 类型不同，此时所述通道和所述导电层间隔交错排布；在所述导电层和通道上形成氧化层； 在所述氧化层上键合衬底半导体晶片；自所述半导体晶片的第二表面减薄所述半导体晶 片，并将减薄后的第一导电类型的半导体晶片作为漂移区；基于所述漂移区形成所述IGBT 的正面结构；去除所述衬底半导体晶片；去除所述氧化层；在所述通道和导电层上形成背 面金属电极，该背面金属电极与所述通道和导电层电性接触。
[0007] 作为本发明的一个优选的实施例，提供的所述半导体晶片的厚度为200-700um，电 阻率为5?500Ω*cm。
[0008] 作为本发明的一个优选的实施例，在所述半导体晶片的第一表面上注入导电层的 注入剂量为1E13?lE20cnT2,能量为30?200KEV。
[0009] 作为本发明的一个优选的实施例，通过光刻、蚀刻工艺在所述第一导电类型或第 二导电类型的导电层的表面形成间隔的凹槽。
[0010] 作为本发明的一个优选的实施例，所述凹槽的深度为〇. 5?50um。
[0011] 作为本发明的一个优选的实施例，在填充第二导电类型或第一导电类型的半导体 材料后，通过高温步骤使填充的半导体材料变成单晶硅，随后通过化学机械抛光工艺平整 所述衬底的第一表面。
[0012] 作为本发明的一个优选的实施例，通过热氧化或CVD方式在所述导电层及通道上 形成氧化层，所述氧化层的厚度为0. 〇l-5um。
[0013] 作为本发明的一个优选的实施例，在所述氧化层上键合的所述衬底半导体晶片的 厚度为50-650um。
[0014] 作为本发明的一个优选的实施例，在基于所述漂移区形成所述IGBT的正面结构 前，所述制造方法还包括：
[0015] 通过CMP或湿法腐蚀方式平坦对所述减薄的所述半导体晶片的第二表面。
[0016] 作为本发明的一个优选的实施例，所述衬底半导体晶片的厚度和所述键合形成的 漂移区的厚度的和为正常流通半导体晶片厚度。
[0017] 与现有技术相比，本发明中IGBT的制造方法，首先完成IGBT的背面的相互间隔的 集电极区和通道的制作，之后在半导体晶片第二表面上制备IGBT的正面结构，在正面结构 完成后仅需要做减薄和背面金属化步骤，对薄片流通能力没有特殊要求，更不需要双面曝 光机设备。 【【专利附图】
【附图说明】】
[0018] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它 的附图。其中：
[0019] 图1为本发明中的IGBT的制造方法在一个实施例中的流程图；
[0020] 图2至图11为图1中的制造方法的各个制造工序得到晶圆的纵剖面示意图。 【【具体实施方式】】
[0021] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本发明作进一步详细的说明。
[0022] 此处所称的"一个实施例"或"实施例"是指可包含于本发明至少一个实现方式中 的特定特征、结构或特性。在本说明书中不同地方出现的"在一个实施例中"并非均指同一 个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
[0023] 在介绍本发明中的IGBT的制造方法之前，需要说明的是，IGBT的发射极和栅极所 在的面通常被理解为正面，而IGBT的集电极所在的面通常被理解反面或背面。半导体晶片 种类众多，常用的为硅片，在下面实施例中，将以硅片为例。
[0024] 图1为本发明中的IGBT的制造方法100在一个实施例中的流程图。如图1所示， 所述制造方法100包括如下步骤。
[0025] 步骤110,结合图2所示，提供具有第一表面11和第二表面12的N型硅片10,在 所述硅片的第一表面11上进行杂质注入N型或P型的导电层13。
[0026] 具体的，所述硅片10的厚度可以为200?700um，电阻率可以为5?500Q*cm。 如图2所示，在所述硅片10的第一表面11上做普注，导电层13的杂质注入剂量为1E13? lE20cnT2,能量为30?200KEV，所述杂质可以为施主杂质，如磷或砷等，也可以为受主杂质， 如硼或氢等。
[0027] 步骤120,如图3所示，通过光刻、蚀刻工艺在N型或P型的导电层13的表面形成 间隔的凹槽25。
[0028] 具体的，所述凹槽25的深度可以为0.5?50um。
[0029] 步骤130,结合图4所示，在所述凹槽25内填充N型或P型半导体材料以形成N型 或P型通道14。
[0030] 在所述导电层13为P型时，所述步骤130中形成N型通道，在所述导电层13为N 型时，所述步骤130中形成P型通道，两者之间的导电类型相反。在图2-11所示出的实施 例中，以导电层13为N型，通道14为P型为例进行介绍。具体的，如图3所示，在所述凹槽 25内填充P型半导体材料（比如单晶硅、多晶硅、非晶硅），其电阻率为0.001?50Q*cm， 通过高温步骤使填充的半导体材料变成单晶硅从而得到激活后的P型通道14,随后通过化 学机械抛光（CMP)工艺平整所述导电层13的表面。在图3中的光刻胶30可以在合适步骤 中被去除。
[0031] 在现有工艺中的P型通道14的激活通常发生在正面金属电极形成之后，而本发明 中的激活步骤都发生在金属电极形成之前，提高了掺杂区域（比如P型通道14)的激活效 率。
[0032] 步骤140,结合图5所示，在所述导电层13和通道14上形成氧化层15。
[0033] 具体的，注入完成后，去胶清理导电层13及通道14表面，通过热氧化或CVD方式 在所述导电层13及通道14上形成一厚度为0. 01-5um的氧化层15,以起到保护导电层13 及通道14的作用。
[0034] 步骤150,结合图6所示，翻转所述硅片10,在所述氧化层15上键合P型或N型的 衬底16。所述衬底16的厚度与下文提到的键合漂移区的厚度相关。
[0035] 具体的，采用直接键合（SDB)方式将所述氧化层15与N型或P型的衬底16键合， 衬底16的厚度为50?650um。
[0036] 步骤160,结合图7所示，自所述硅片10的第二表面12减薄所述硅片10,并将减 薄后的所述硅片10,作为N型漂移区（NDrift) 17。
[0037] 具体的，减薄形成的漂移区17的厚度与所述衬底16的厚度相关。所述衬底16 的厚度和所述漂移区17的厚度的和为正常流通硅片厚度，比如对于6寸片的正常厚度为 625um/675um，8寸片的正常厚度为725um。
[0038] 在减薄完成后，采用CMP或湿法腐蚀方式使所述硅片10的第二表面12平坦光滑。
[0039] 步骤170,结合图8所示，基于所述漂移区17采用正常IGBT工艺流程形成所述 IGBT的正面结构。
[0040] 图8中示意出了一种平面IGBT的正面结构。所述IGBT的正面结构包括：在所述 漂移区17的上表面上有选择的形成的P型基区（P-body) 18,在所述P型基区18内有选择 的形成的N型发射极区19,位于所述漂移区17的上表面上的栅氧化层20,在所述栅极氧化 层20上形成的多晶硅栅极21 (G)，覆盖所述栅极氧化层20和多晶硅栅极21的介质层22,以 及与所述P型基区18和所述N型发射极区19电性接触的正面金属电极23 (即发射极E)。
[0041] 图8中只是示意性的示出了正面金属电极23,事实上,正面金属电极23可能会覆 盖整个介质层22。此外，所述IGBT的正面结构还可能包括形成于正面金属电极23外侧的 钝化层（未示出），比如二氧化硅和氮化硅。
[0042] 在其他实施例中，也可以制造沟槽型IGBT，所述沟槽型IGBT的正面结构与图8中 的IGBT的正面结构并不相同，不过现有技术中已经公开了很多沟槽型IGBT，这里就不再重 复描述了。需要知晓的是，从本发明的某个角度来说，本发明并不特别关心IGBT的具体正 面结构，只要有正面结构并且能形成可以使用的IGBT器件即可。
[0043] 本发明提出一种图8中的IGBT的正面结构的制造流程的一个示例，该流程包括：
[0044] 步骤一、生长栅极氧化层，比如厚度为100Λ..丨50?()Λ
[0045] 步骤二、在栅极氧化层上生成多晶硅栅极层，比如厚度为4000A?15000A。
[0046] 步骤三、多晶硅栅极光刻、蚀刻、离子注入、推阱以形成P基区，P型杂质注入剂量 为1E12?lE15cnT2,注入能量为20KEV?IMEV;推阱温度为1000?1250C，时间为IOmin? IOOOmin0
[0047] 步骤四、N型发射区光刻、离子注入、退火以形成N型，剂量1E14?1E16,能量为 20KEV?IMEVCnT2 ;退火温度为 800 ?1000C，时间为IOmin?IOOOmin;
[0048] 步骤五、生长介质层，厚度：60_ A~2_00
[0049] 步骤六、接触孔光刻、蚀刻以形成接触孔，该接触孔与所述N型发射区和P型基区 相通；
[0050] 步骤七、正面金属层淀积，厚度约为2um?6um ;
[0051] 步骤八、钝化层淀积。
[0052] 从另一个角度来讲，有关IGBT的正面结构的具体制造工艺也不属于本发明的重 点，其可以采用现有的各种制造工艺制造而成，因此为了突出本发明的重点，有关IGBT的 正面结构的具体制造工艺在本文中并未被详细描述。
[0053] 步骤180,结合图9所示，去除所述衬底16。
[0054] 在一个实施例中，在IGBT的正面结构完成后，通过研磨（Grinding)工艺对所述衬 底16进行减薄，在减薄到一定厚度后，用湿法腐蚀进一步去除所述衬底16,直至露出所述 氧化层15。
[0055] 步骤190,结合图10所示，去除所述氧化层15。
[0056] 在一个实施例中，在所述衬底16完全去除后，继续采用湿法腐蚀将所述氧化层15 全部去除。
[0057] 步骤200,结合图11所示，在所述导电层13及通道14外侧通过采用溅射或蒸发的 方式制得背面金属电极（集电极C) 24,该背面金属电极24与所述通道14和所述导电层13 电性接触。
[0058] 所属领域内的普通技术人员应该能够理解的是，本发明的特点或目的之一在于： 首先完成IGBT的背面的相互间隔的N型集电极区和P型通道的制作，之后在硅片10的第 二表面12上制备IGBT的正面结构，在正面结构完成后仅需要做减薄和背面金属化步骤，这 样对薄片流通能力没有特殊要求，更不需要双面曝光机设备。
[0059] 上述实施例中的N型可以被称为第一导电类型，P型可以被称为第二导电类型。在 其他实施例中，上述实施例中的所涉及的所有P型的区域（比如P基区、P型集电极区）都 可以更改为N型的，所有的N型的区域（N型漂移区、N型发射极区、N型阴极区）都可以更 改为P型，此时可以认为第一导电类型是P型，第二导电类型为N型。
[0060] 需要指出的是，熟悉该领域的技术人员对本发明的【具体实施方式】所做的任何改动 均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限 于前述【具体实施方式】。
【权利要求】
1. 一种IGBT的制造方法，其特征在于，其包括： 提供具有第一表面和第二表面的第一导电类型的半导体晶片，在所述半导体晶片的第 一表面上进行杂质注入以形成第一导电类型或第二导电类型的导电层； 在所述第一导电类型或第二导电类型的导电层的表面形成间隔的凹槽； 在所述凹槽内填充第二导电类型或第一导电类型的半导体材料以形成通道，其中所 述通道的导电类型与所述导电层的导电类型不同，此时所述通道和所述导电层间隔交错排 布； 在所述导电层和通道上形成氧化层； 在所述氧化层上键合衬底半导体晶片； 自所述半导体晶片的第二表面减薄所述半导体晶片，并将减薄后的第一导电类型的半 导体晶片作为漂移区； 基于所述漂移区形成所述IGBT的正面结构； 去除所述衬底半导体晶片； 去除所述氧化层； 在所述通道和导电层上形成背面金属电极，该背面金属电极与所述通道和导电层电性 接触。
2. 根据权利要求1所述的IGBT的制造方法，其特征在于，提供的所述半导体晶片的厚 度为200-700um，电阻率为5?500 Q *cm。
3. 根据权利要求1所述的IGBT的制造方法，其特征在于，在所述半导体晶片的第一表 面上注入导电层的注入剂量为1E13?lE20cnT2,能量为30?200KEV。
4. 根据权利要求1所述的IGBT的制造方法，其特征在于，通过光刻、蚀刻工艺在所述第 一导电类型或第二导电类型的导电层的表面形成间隔的凹槽。
5. 根据权利要求4所述的IGBT的制造方法，其特征在于，所述凹槽的深度为0. 5? 50um〇
6. 根据权利要求4所述的IGBT的制造方法，其特征在于，在填充第二导电类型或第一 导电类型的半导体材料后，通过高温步骤使填充的半导体材料变成单晶硅，随后通过化学 机械抛光工艺平整所述衬底的第一表面。
7. 根据权利要求1所述的IGBT的制造方法，其特征在于，通过热氧化或CVD方式在所 述导电层和通道上形成氧化层，所述氧化层的厚度为〇. 〇l-5um。
8. 根据权利要求1所述的IGBT的制造方法，其特征在于，在所述氧化层上键合的所述 衬底半导体晶片的厚度为50-650um。
9. 根据权利要求1所述的IGBT的制造方法，其特征在于，在基于所述漂移区形成所述 IGBT的正面结构前，所述制造方法还包括： 通过CMP或湿法腐蚀方式平坦对所述减薄的所述半导体晶片的第二表面。
10. 根据权利要求1所述的IGBT的制造方法，其特征在于，所述衬底半导体晶片的厚度 和所述键合形成的漂移区的厚度的和为正常流通半导体晶片厚度。
【文档编号】H01L21/331GK104425250SQ201310389640
【公开日】2015年3月18日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】黄璇, 王万礼, 王根毅 申请人:无锡华润上华半导体有限公司