半导体装置制造方法

半导体装置制造方法
【专利摘要】一种半导体装置包括有源层、至少一源极、至少一漏极、至少一栅极、第一绝缘层、第一源极垫、第一漏极垫、至少一源极插塞与至少一漏极插塞。源极与漏极皆位于有源层上，且源极与漏极在有源层上的正投影分别形成源极区域与漏极区域。第一绝缘层至少覆盖部分源极与部分漏极。第一源极垫与第一漏极垫皆位于第一绝缘层上，且第一源极垫在有源层上的正投影形成源极垫区域。源极垫区域与漏极区域至少部分重叠，且源极垫区域与漏极区域形成的重叠面积小于或等于40%的漏极区域的面积。
【专利说明】半导体装置

【技术领域】
[0001 ] 本发明涉及一种半导体装置。

【背景技术】
[0002]场效应晶体管(Field Effect Transistor)是一种利用材料中的电场效应来控制电流的开关元件，其被广泛应用于半导体元件的电路中。具体而言，场效应晶体管包括栅极、源极、漏极与有源层，源极与漏极分别位于有源层的相对两侧。通过控制栅极的电压而影响有源层的电场，源极与漏极之间因此可导通电流以处于开启状态。
[0003]一般而言，为了与其他元件做电连接，场效应晶体管可更包括源极垫与漏极垫，分别电连接源极与漏极。源极垫与漏极垫通常具有较大的焊接面积以供外部线路固定。然而随着半导体工艺的发展，场效应晶体管的尺寸日渐缩小，而如何在场效应晶体管中设计源极垫与漏极垫的位置，以在提供足够的焊接面积的同时，对场效应晶体管本身产生较少的电干扰，为目前业界所努力解决的问题之一。


【发明内容】

[0004]本发明的一方面提供一种半导体装置，包括有源层、至少一源极、至少一漏极、至少一栅极、第一绝缘层、第一源极垫、第一漏极垫、至少一源极插塞与至少一漏极插塞。源极位于有源层上，且源极在有源层上的正投影形成源极区域。漏极位于有源层上，漏极与源极分开，且漏极在有源层上的正投影形成漏极区域。栅极位于有源层上方，并介于源极与漏极之间。第一绝缘层至少覆盖部分源极与部分漏极。第一绝缘层具有至少一源极通孔与至少一漏极通孔于其中。第一源极垫位于第一绝缘层上，且第一源极垫在有源层上的正投影形成源极垫区域，源极垫区域与漏极区域至少部分重叠，且源极垫区域与漏极区域的重叠面积小于或等于40%的漏极区域的面积。第一漏极垫位于第一绝缘层上。源极插塞位于源极通孔中，并电连接第一源极垫与源极。漏极插塞位于漏极通孔中，并电连接第一漏极垫与漏极。
[0005]在一或多个实施方式中，第一漏极垫在有源层上的正投影形成漏极垫区域，漏极垫区域与源极区域至少部分重叠，且漏极垫区域与源极区域的重叠面积小于或等于40%的源极区域的面积。
[0006]在一或多个实施方式中，单位长度的第一源极垫所具有的电阻值小于单位长度的源极所具有的电阻值。
[0007]在一或多个实施方式中，单位长度的第一漏极垫所具有的电阻值小于单位长度的漏极所具有的电阻值。
[0008]在一或多个实施方式中，源极、漏极与栅极在有源层上的正投影及有电流流过有源层的区域共同界定出有源区，且源极垫区域至少部分落在有源区中。
[0009]在一或多个实施方式中，源极垫区域完全落在有源区中。
[0010]在一或多个实施方式中，漏极垫区域至少部分落在有源区中。[0011 ] 在一或多个实施方式中，漏极垫区域完全落在有源区中。
[0012]在一或多个实施方式中，第一源极垫包括源极垫本体与至少一源极垫分支。源极垫本体在有源层上的正投影与漏极区域至少部分重叠。
[0013]在一或多个实施方式中，第一漏极垫包括漏极垫本体与至少一漏极垫分支。漏极垫本体与源极垫本体分开，其中漏极垫本体在有源层上的正投影与源极区域至少部分重叠，且源极垫分支由源极垫本体向漏极垫本体的方向延伸。漏极垫分支由漏极垫本体向源极垫本体的方向延伸。
[0014]在一或多个实施方式中，源极垫分支的数量为多个，且漏极垫分支的数量亦为多个。源极垫分支与漏极垫分支交错排列于源极垫本体与漏极垫本体之间。
[0015]在一或多个实施方式中，半导体装置更包括保护层，其覆盖有源层。保护层具有至少一源极开口与至少一漏极开口于其中，源极与漏极分别至少部分位于源极开口与漏极开口中，以电接触有源层。
[0016]在一或多个实施方式中，半导体装置更包括置于栅极与有源层之间的栅极介电层。
[0017]在一或多个实施方式中，栅极介电层更覆盖保护层，且栅极介电层具有至少一第一源极间通孔。半导体装置更包括间介电层，覆盖栅极介电层，且间介电层具有至少一第二源极间通孔。源极包括下源极子部、上源极子部与至少一源极间插塞。下源极子部位于源极开口中。上源极子部位于间介电层上。源极间插塞位于第一源极间通孔与第二源极间通孔中，并电连接上源极子部与下源极子部。
[0018]在一或多个实施方式中，单位长度的上源极子部所具有的电阻值小于单位长度的下源极子部所具有的电阻值。
[0019]在一或多个实施方式中，栅极介电层更覆盖保护层，且栅极介电层具有至少一第一漏极间通孔。半导体装置更包括间介电层，覆盖栅极介电层，且间介电层具有至少一第二漏极间通孔。漏极包括下漏极子部、上漏极子部与至少一漏极间插塞。下漏极子部位于漏极开口中。上漏极子部位于间介电层上。漏极间插塞位于第一漏极间通孔与第二漏极间通孔中，并电连接上漏极子部与下漏极子部。
[0020]在一或多个实施方式中，单位长度的下漏极子部所具有的电阻值小于单位长度的上漏极子部所具有的电阻值。
[0021 ] 在一或多个实施方式中，有源层包括氮化镓层与氮化镓铝层。氮化镓铝层位于氮化镓层上。
[0022]在一或多个实施方式中，半导体装置更包括第二绝缘层、第二源极垫、第二漏极垫、源极垫连接部与漏极垫连接部。第二绝缘层置于第一源极垫、第一漏极垫与第一绝缘层上。第二绝缘层具有源极垫开口与漏极垫开口，分别暴露出部分的第一源极垫与第一漏极垫，且第二绝缘层的厚度大于7微米。第二源极垫置于第二绝缘层上。第二漏极垫与第二源极垫分开，且亦置于第二绝缘层上。源极垫连接部位于源极垫开口中，并电连接第一源极垫与第二源极垫。漏极垫连接部位于漏极垫开口中，并电连接第一漏极垫与第二漏极垫。
[0023]本发明的另一方面提供一种半导体装置，包括有源层、至少一源极、至少一漏极、至少一栅极、第一绝缘层、第一源极垫、第一漏极垫、至少一源极插塞与至少一漏极插塞。源极位于有源层上，且源极在有源层上的正投影形成源极区域。漏极位于有源层上，漏极与源极分开，且漏极在有源层上的正投影形成漏极区域。栅极位于有源层上方，并介于源极与漏极之间。第一绝缘层至少覆盖部分源极与部分漏极。第一绝缘层具有至少一源极通孔与至少一漏极通孔于其中。第一源极垫位于第一绝缘层上。第一漏极垫位于第一绝缘层上，且第一漏极垫在有源层上的正投影形成漏极垫区域，漏极垫区域与源极区域至少部分重叠，且漏极垫区域与源极区域的重叠面积小于或等于40%的源极区域的面积。源极插塞位于源极通孔中，并电连接第一源极垫与源极。漏极插塞位于漏极通孔中，并电连接第一漏极垫与漏极。
[0024]因上述的半导体装置的源极垫区域与漏极区域形成重叠区域，且漏极垫区域与源极区域形成重叠区域，因此可减少半导体装置的尺寸，进而增加有源层的面积使用率。另一方面，因重叠面积小于或等于40%的漏极区域的面积，且重叠面积小于或等于40%的源极区域的面积，因此可有效减少第一源极垫与漏极之间以及第一漏极垫与源极之间所产生的寄生电容。

【专利附图】

【附图说明】
[0025]图1绘示本发明第一实施方式的半导体装置的俯视图。
[0026]图2A绘示沿图1的线段2A-2A的剖面图。
[0027]图2B绘示沿图1的线段2B-2B的剖面图。
[0028]图2C绘示沿图1的线段2C-2C的剖面图。
[0029]图3绘示本发明第二实施方式的半导体装置的俯视图。
[0030]图4绘示本发明第三实施方式的半导体装置的俯视图。
[0031]图5A绘示沿图4的线段5A-5A的剖面图。
[0032]图5B绘示沿图4的线段5B-5B的剖面图。
[0033]图5C绘示沿图4的线段5C-5C的剖面图。
[0034]图6绘示本发明第四实施方式的半导体装置的俯视图。
[0035]图7A绘示沿图6的线段7A-7A的剖面图。
[0036]图7B绘示沿图6的线段7B-7B的剖面图。
[0037]图7C绘示沿图6的线段7C-7C的剖面图。
[0038]图7D绘示沿图6的线段7D-7D的剖面图。
[0039]其中，附图标记说明如下:
[0040]50:基板100:有源层
[0041]102:有源区110:氮化镓层
[0042]120:氮化镓铝层150:栅极
[0043]200:源极202:源极区域
[0044]210:下源极子部220:上源极子部
[0045]230:源极间插塞250:漏极
[0046]252:漏极区域260:下漏极子部
[0047]270:上漏极子部280:漏极间插塞
[0048]300:栅极介电层310:第一源极间通孔
[0049]320:第一漏极间通孔 350:第一绝缘层
[0050]360:源极通孔370:漏极通孔
[0051]400:第一源极垫402:源极垫区域
[0052]410:源极垫本体420:源极垫分支
[0053]450:第一漏极垫452:漏极垫区域
[0054]460:漏极垫本体470:漏极垫分支
[0055]500:源极插塞550:漏极插塞
[0056]600:绝缘区650:保护层
[0057]660:源极开口670:漏极开口
[0058]680:栅极开口700:间介电层
[0059]710:第二源极间通孔 720:第二漏极间通孔
[0060]750:第二绝缘层760:源极垫开口
[0061]770:漏极垫开口800:第二源极垫
[0062]850:第二漏极垫900:源极垫连接部
[0063]950:漏极垫连接部 D1、D2:距离
[0064]L1、L2、L3:长度01、02:重叠区域
[0065]T1、T2、T3、T4:厚度 W、Ws、Wd:宽度
[0066]2A-2A、2B-2B、2C-2C、5A-5A、5B-5B、5C-5C、7A-7A、7B-7B、7C-7C、7D-7D:线段

【具体实施方式】
[0067]以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式绘示之。
[0068]请同时参照图1与图2A，其中图1绘示本发明第一实施方式的半导体装置的俯视图，图2A绘示沿图1的线段2A-2A的剖面图。半导体装置包括有源层100、至少一栅极150、至少一源极200、至少一漏极250、栅极介电层300、第一绝缘层350、第一源极垫400、第一漏极垫450、至少一源极插塞500与至少一漏极插塞550。源极200位于有源层100上，且源极200在有源层100上的正投影形成源极区域202。漏极250位于有源层100上，漏极250与源极200分开，且漏极250在有源层100上的正投影形成漏极区域252。栅极150位于有源层100上方，并介于源极200与漏极250之间。栅极介电层300至少介于栅极150与有源层100之间。第一绝缘层350至少覆盖部分源极200与部分漏极250，例如在图2A中，第一绝缘层350覆盖栅极150、源极200、漏极250与栅极介电层300。其中，半导体装置可更包括栅极垫(图未显示)，此栅极垫电连接多个栅极150。
[0069]第一绝缘层350中具有至少一源极通孔360，其形状可根据工艺需求而有不同的设计，例如可为圆形、长方形、多边形、弧形或其组合。第一源极垫400位于第一绝缘层350上，且第一源极垫400在有源层100上的正投影形成源极垫区域402。源极垫区域402与漏极区域252至少部分重叠，且源极垫区域402与漏极区域252的重叠区域01小于或等于40%的漏极区域252的面积。举例而言，在图1中，重叠区域01具有长度LI，且漏极250具有长度L2，长度LI小于或等于长度L2的40%。源极插塞500位于源极通孔360中，并电连接第一源极垫400与源极200。
[0070]另一方面，第一绝缘层350亦具有至少一漏极通孔370于其中。第一漏极垫450位于第一绝缘层350上，且第一漏极垫450在有源层100上的正投影形成漏极垫区域452。漏极垫区域452与源极区域202至少部分重叠，且漏极垫区域452与源极区域202的的重叠区域02小于或等于40%的源极区域202的面积。举例而言，在图1中，重叠区域02具有长度L3，且源极200具有长度L2，长度L3小于或等于长度L2的40%。漏极插塞550位于漏极通孔370中，并电连接第一漏极垫450与漏极250。应注意的是，在附图中为了清楚起见，源极插塞500与漏极插塞550皆未绘示于俯视图中，而仅绘示于剖面图中。
[0071]上述的源极垫区域402与漏极区域252形成重叠区域01，且漏极垫区域452与源极区域202形成重叠区域02。也就是说，至少部分的第一源极垫400位于漏极250的上方，且至少部分的第一漏极垫450位于源极200的上方，因此可缩小半导体装置的尺寸，进而增加有源层100的面积使用率。其中面积使用率指在本实施方式的半导体装置中源极200与漏极250之间的导通电流于有源层100中实际流动的面积所占有源层100中能够提供电流流动的面积的比例。另一方面，因重叠区域01的面积小于或等于40%的漏极区域252的面积，且重叠区域02的面积小于或等于40%的源极区域202的面积，因此可有效减少第一源极垫400与漏极250之间以及第一漏极垫450与源极200之间所产生的寄生电容。在本发明的另一实施例中，重叠区域01的面积大于1%的漏极区域252的面积，而小于20%的漏极区域252的面积，且重叠区域02的面积大于1%的源极区域202的面积，而小于20%的源极区域202的面积。
[0072]请参照图1。详细而言，在本实施方式中，第一源极垫400包括源极垫本体410与至少一源极垫分支420,其中源极垫本体410的方向约略垂直于源极200的方向，而源极垫分支420的方向约略平行于源极200的方向。源极垫本体410在有源层100 (如图2A所绘示)上的正投影与漏极区域252至少部分重叠，例如在图1中即为重叠区域01。第一漏极垫450包括漏极垫本体460与至少一漏极垫分支470，其中漏极垫本体460的方向约略垂直于漏极250的方向，而漏极垫分支470的方向约略平行于漏极250的方向。漏极垫本体460与源极垫本体410分开，其中漏极垫本体460在有源层100上的正投影与源极区域202至少部分重叠，例如在图1中即为重叠区域02。源极垫分支420由源极垫本体410向漏极垫本体460的方向延伸。漏极垫分支470由漏极垫本体460向源极垫本体410的方向延伸。在本发明的另一实施例中，源极垫分支420可包括有长条形以外的形状，例如可为波浪型、折线型、不规则型或其组合，而由源极垫本体410朝向漏极垫本体460延伸。同样地，漏极垫分支470亦可是产品的设计而采用不同的形状，而由源极垫本体410或漏极垫本体460向外延伸。在本发明的一实施例中，第一源极垫400或第一漏极垫450皆可再通过其他导电元件，例如焊线(bonding wire)、导电带(ribbon)、夹片(clip)等,连接到外部电路，以便进行进一步电路操作。
[0073]请一并参照图1与图2A。详细而言，源极垫分支420在有源层100上的正投影与源极200至少部分重叠，因此源极插塞500可位于源极垫分支420与源极200之间，使得第一源极垫400与源极200之间具有充分的电连接，以便改善源极200本身的电阻值。另一方面，当单位长度的第一源极垫400所具有的电阻值小于单位长度的源极200所具有的电阻值(例如在图2A中，第一源极垫400的厚度T3大于源极200的厚度T2)时，此结构亦能达到改善源极200本身的电阻值的效果。
[0074]另外，漏极垫分支470在有源层100上的正投影与漏极250至少部分重叠，因此漏极插塞550可位于漏极垫分支470与漏极250之间，使得第一漏极垫450与漏极250之间具有充分的电连接，以便改善漏极250本身的电阻值。另一方面，当单位长度的第一漏极垫450所具有的电阻值小于单位长度的漏极250所具有的电阻值(例如在图2A中，第一漏极垫450的厚度T3大于漏极250的厚度T2)时，此结构亦能达到改善漏极250本身的电阻值的效果。
[0075]接着请参照图2B，其绘示沿图1的线段2B-2B的剖面图。对于源极垫本体410而言，源极垫本体410与源极200之间亦可具有源极插塞500，以使得源极垫本体410与源极200之间具有充分的电连接。另一方面，因源极垫本体410与漏极250之间保持电绝缘，因此源极垫本体410与漏极250之间(即位于重叠区域01上方的部分第一绝缘层350)便不存在任何插塞。
[0076]接着参照图2C，其绘示沿图1的线段2C-2C的剖面图。对于漏极垫本体460而言，漏极垫本体460与漏极250之间亦可具有漏极插塞550，以使得漏极垫本体460与漏极250之间具有充分的电连接。另一方面，因漏极垫本体460与源极200之间保持电绝缘，因此漏极垫本体460与源极200之间(即位于重叠区域02上方的部分第一绝缘层350)便不存在任何插塞。
[0077]请回到图1。综合上述，第一源极垫400通过源极垫分支420与部分的源极垫本体410而与源极200作电连接，使得第一源极垫400与源极200之间可充分导通电流，由此改善源极200的电阻值。同样的，第一漏极垫450通过漏极垫分支470与部分的漏极垫本体460而与漏极250作电连接，使得第一漏极垫450与漏极250之间可充分导通电流，由此改善漏极250的电阻值。
[0078]接着请回到图1与图2A。在本实施方式中，源极200、漏极250与栅极150共同界定出有源区102，其包括有源极区域202、漏极区域252以及位于其间的有源层100中会有电流通过的区域，而半导体装置更包括绝缘区600围绕于有源区102，且绝缘区600至少部分位于有源层100中，用以避免漏电流的产生，并提高击穿电压。在图1中，第一源极垫400与第一漏极垫450皆完全落于有源区102中，换言之，本实施方式的半导体装置的尺寸可沿着绝缘区600切割，如此一来，绝大多数的有源区102皆可被使用，而不需于额外非有源区中加入容纳漏极垫与源极垫的区域，故可有效缩减半导体元件的尺寸，或在同样的尺寸下，制作能承受更高击穿电压或更大导通电流的半导体元件。
[0079]请参照图2A。在一或多个实施方式中，有源层100包括多个不同的氮基(nitride-based)半导体层，以于异质结(hetero junct1n)处产生二维电子气(2DEG),做为导电通道。例如可使用相互叠合的氮化镓(GaN)层110与氮化镓铝(AlGaN)层120，其中氮化镓铝层120位于氮化镓层110上。此种结构下，二维电子气可存在于氮化镓层110与氮化镓铝层120之间的界面。因此在半导体装置处于开启状态下，源极200与漏极250之间的导通电流可沿着氮化镓层110与氮化镓铝层120之间的界面而流动。另一方面，有源层100可选择置于基板50上,此基板50的材质例如为娃(silicon)基板或蓝宝石(sapphire)基板，本发明不以此为限。在本发明的一实施例中，半导体装置可更包括有缓冲层，其设置于有源层100与基板50之间。
[0080]接着请回到图1。在本实施方式中，源极200与漏极250的数量皆为多个，且源极200与漏极250交错排列，以增加半导体装置的导通电流量。因此为了充分电连接至这些源极200与漏极250，源极垫分支420的数量可为多个，且漏极垫分支470的数量亦可为多个。源极垫分支420与漏极垫分支470交错排列且位于源极垫本体410与漏极垫本体460之间，其中该些源极垫分支420皆位于该些源极200的上方，且该些漏极垫分支470皆位于该些漏极250的上方。因此第一源极垫400与第一漏极垫450皆形成叉指形。
[0081]接着请参照图2A。在本实施方式中，半导体装置可更包括保护层650，以覆盖有源层100。保护层650具有至少一源极开口 660与至少一漏极开口 670于其中，源极200与漏极250分别至少部分位于源极开口 660与漏极开口 670中，例如在图2A中，源极200与漏极250分别位于源极开口 660与漏极开口 670中，以电接触有源层100。
[0082]而在一或多个实施方式中，栅极介电层300可选择覆盖保护层650，且栅极介电层300具有至少一第一源极间通孔310与至少一第一漏极间通孔320。因此源极插塞500部分位于第一源极间通孔310中，以电连接第一源极垫400与源极200 ;而漏极插塞550部分位于第一漏极间通孔320中，以电连接第一漏极垫450与漏极250。
[0083]在一或多个实施方式中，保护层650具有栅极开口 680于其中，且栅极150与栅极介电层300共形地覆盖栅极开口 680，栅极开口 680的存在能够调整栅极150的电特性。然而在其他的实施方式中，保护层650亦可不具有栅极开口 680，本发明不以此为限。
[0084]接下来将以实施例来说明本实施方式的半导体装置的电特性。请一并参照图1与图2A。其中应注意的是，为了方便起见，在本实施例中，以单一栅极150、单一源极200与单一漏极250作电特性的计算以说明。在本实施例中，源极200与漏极250分别皆具有宽度W=4 μ m与长度L2=1000 μ m,因此源极区域202的面积与漏极区域252的面积皆为L2*W=4000 μ m2。另外重叠区域01具有长度Ll=10 μ m,且重叠区域02具有长度L3=100 μ m，因此重叠区域01的面积=L1*W=400 μ m2，而重叠区域02的面积=L3*W=400 μ m2，即重叠区域01的面积为10%的漏极区域202的面积，且重叠区域02的面积为10%的源极区域252的面积。相较传统垂直型电路布局架构而言，本发明的寄生电容只为传统垂直型电路布局架构的 20%ο
[0085]另一方面，源极200与漏极250的厚度T2皆为0.2 μ m，而第一源极垫400与第一漏极垫450的厚度T3皆为4 μ m，源极垫本体410与漏极垫分支470相距距离Dl=1 μ m,漏极垫本体460与源极垫分支420相距距离D2=10 μ m,源极垫分支420宽度Ws=15 μ m,漏极垫分支470宽度Wd=4.2 μ m,且源极200、漏极250、第一源极垫400与第一漏极垫450的电阻系数皆为P。由于源极200与漏极250的单位长度的电阻远大于第一源极垫400与第一漏极垫450的单位长度的电阻，因此在有第一源极垫400与第一漏极垫450的区域，源极200、漏极250的效应可忽略不计，以简化计算。承前所述，源极200与第一源极垫400结合的阻值大约为 Rs= P * (L3+D2) / (T2*ff) + P * (L2-L3-D2-L1) / (T3*ffs)?151* P (在此忽略源极垫本体410的阻值)，且漏极250与第一漏极垫450结合的阻值大约为Rd= P * (L1+D1) /(T2*W) + P * (L2-L1-D1-L3) / (T3_?185* P (在此忽略漏极垫本体460的阻值)。如源极200与漏极250或第一源极垫400与第一漏极垫450的材料不变,传统垂直型电路布局架构的源极垫或漏极垫的Rs(或Rd)约为625Ρ，所以本发明其电阻及寄生电容皆小于传统垂直型电路布局架构的现有技术。并且在面积利用率方面也优于水平电路布局架构(源极垫及漏极垫所需的面积全部在有源区外)的现有技术。
[0086]接着请参照图3，其绘示本发明第二实施方式的半导体装置的俯视图。本实施方式的半导体装置与第一实施方式的不同处在于第一源极垫400与第一漏极垫450的位置。在本实施方式中，第一源极垫400于有源层100 (如图2A所绘示)形成的源极垫区域402至少部分落在有源区102外，且第一漏极垫450于有源层100形成的漏极垫区域452至少部分落在有源区102外。基本上，只要源极垫区域402与漏极区域252能够形成重叠区域01，且重叠区域01小于或等于40%的漏极区域252的面积，或者漏极垫区域452与源极区域202能够形成重叠区域02，且重叠区域02小于或等于40%的源极区域202的面积，皆在本发明的范畴中。至于本实施方式的其他细节因与第一实施方式相同，因此便不再赘述。
[0087]另外，虽然在第一实施方式中，源极垫区域402与漏极垫区域452皆落于有源区102中，而在第二实施方式中，源极垫区域402与漏极垫区域452皆部分落于有源区102外，然而在其他的实施方式中，源极垫区域402可落于有源区102中，而漏极垫区域452可部分落于有源区102外，反之亦可。
[0088]接着请同时参照图4与图5A，其中图4绘示本发明第三实施方式的半导体装置的俯视图，且图5A绘示沿图4的线段5A-5A的剖面图。本实施方式与第一实施方式的不同处在于源极200与漏极250的结构，以及间介电层700的存在。在本实施方式中，半导体装置更包括间介电层700，以覆盖栅极介电层300，且间介电层700具有至少一第二源极间通孔710。另一方面，源极200包括下源极子部210、上源极子部220与至少一源极间插塞230。下源极子部210位于源极开口 660中，且上源极子部220位于间介电层700上。源极间插塞230位于第一源极间通孔310与第二源极间通孔710中，并电连接上源极子部220与下源极子部210。
[0089]另外，间介电层700亦可具有至少一第二漏极间通孔720。且漏极250包括下漏极子部260、上漏极子部270与至少一漏极间插塞280。下漏极子部260位于漏极开口 670中，且上漏极子部270位于间介电层700上。漏极间插塞280位于第一漏极间通孔320与第二漏极间通孔720中，并电连接上漏极子部270与下漏极子部260。
[0090]在本实施方式中，源极200中的下源极子部210会直接接触有源层100，通常下源极子部210为欧姆电极，其单位长度电阻值较大，因此在下源极子部210的上方可加上上源极子部220，其中单位长度的上源极子部220所具有的电阻值小于单位长度的下源极子部210所具有的电阻值，因此通过上源极子部220与下源极子部210的电连接，可降低源极200整体的电阻值。
[0091]类似的，漏极250中的下漏极子部260会直接接触有源层100，通常下漏极子部260为欧姆电极，其单位长度电阻值较大，因此在下漏极子部260的上方可加上上漏极子部270，其中单位长度的上漏极子部270所具有的电阻值小于单位长度的下漏极子部260所具有的电阻值，因此通过上漏极子部270与下漏极子部260的电连接，可降低漏极250整体的电阻值。
[0092]接着请参照图5B，其绘示沿图4的线段5B-5B的剖面图。现在将详细介绍于源极垫本体410下方的各层电极的电连接。首先，源极垫本体410与上源极子部220之间以源极插塞500形成电连接，而在源极垫本体410下方的上源极子部220与下源极子部210之间以源极间插塞230形成电连接，因此源极200与源极垫本体410之间可充分导通电流。另外在源极垫本体410下方的上漏极子部270与下漏极子部260之间以漏极间插塞280形成电连接，因此的上漏极子部270与下漏极子部260之间可充分导通电流。
[0093]接着请参照图5C，其绘示沿图4的线段5C-5C的剖面图。接下来将详细介绍于漏极垫本体460下方的各层电极的电连接。首先，漏极垫本体460与上漏极子部270之间以漏极插塞550形成电连接，而在漏极垫本体460下方的上漏极子部270与下漏极子部260之间以漏极间插塞280形成电连接，因此漏极250与漏极垫本体460之间可充分导通电流。另外在漏极垫本体460下方的上源极子部220与下源极子部210之间以源极间插塞230形成电连接，因此之上源极子部220与下源极子部210之间可充分导通电流。至于本实施方式的其他细节因与第一实施方式相同，因此便不再赘述。
[0094]接着请同时参照图6至图7D，其中图6绘示本发明第四实施方式的半导体装置的俯视图，图7A绘示沿图6的线段7A-7A的剖面图，图7B绘示沿图6的线段7B-7B的剖面图，图7C绘示沿图6的线段7C-7C的剖面图，而图7D绘示沿图6的线段7D-7D的剖面图。本实施方式与第一实施方式的不同处在于第二绝缘层750、第二源极垫800、第二漏极垫850、源极垫连接部900与漏极垫连接部950的存在。请先一并参照图6、图7A与图7C。在本实施方式中，第二绝缘层750置于第一源极垫400与第一绝缘层350上。第二绝缘层750具有源极垫开口 760，暴露出部分的第一源极垫400，且第二绝缘层750的厚度T4大于7微米。第二源极垫800置于第二绝缘层750上。源极垫连接部900位于源极垫开口 760中，并电连接第一源极垫400与第二源极垫800。如图7A所示，第二源极垫800与第一源极垫400通过源极垫连接部900形成电连接，如图7C所示，尽管第二源极垫800与第一漏极垫450的交叠区域会产生寄生电容，然而因第二绝缘层750的厚度T4大于7微米，其所产生的寄生电容亦不大。如此一来，第二源极垫800于有源层100的正投影的区域802的面积可大于源极垫本体410于有源层100的正投影区域的面积，以利于外接线路的连接。
[0095]接着请一并参照图6、图7B与图7D。第二绝缘层750更置于第一漏极垫450上。第二绝缘层750更具有漏极垫开口 770，以暴露出部分的第一漏极垫450。第二漏极垫850与第二源极垫800分开，且亦置于第二绝缘层750上。漏极垫连接部950位于漏极垫开口770中，并电连接第一漏极垫450与第二漏极垫850。如图7B所示，第二漏极垫850与第一漏极垫450通过漏极垫连接部950形成电连接。如图7D所示，尽管第二漏极垫850与第一源极垫400的交叠区域会产生寄生电容，然而因第二绝缘层750的厚度T4大于7微米，其所产生的寄生电容亦不大。。如此一来，第二漏极垫850于有源层100的正投影的区域852的面积可大于漏极垫本体460于有源层100的正投影区域的面积，以利于外接线路的连接。
[0096]在本实施方式中，第二绝缘层750的材质为聚酰亚胺(Polyimide，PI)、光刻胶材料(PR)、苯环丁烯(Benzo Cyclo Butane, BCB)、旋涂玻璃(Spin on Glass, SOG)、塑料或上述的任意组合，且第二绝缘层750例如可以旋转涂布法形成于第一源极垫400、第一漏极垫450与第一绝缘层350上，本发明不以此为限。至于本实施方式的其他细节因与第一实施方式相同，因此便不再赘述。另外应注意的是，虽然在本实施方式中，第二绝缘层750、第二源极垫800、第二漏极垫850、源极垫连接部900与漏极垫连接部950皆位于第一实施方式的半导体装置上，然而在其他的实施方式中，第二绝缘层750、第二源极垫800、第二漏极垫850、源极垫连接部900与漏极垫连接部950亦可置于第二实施方式或第三实施方式的半导体装置上。
[0097]虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域内技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定的为准。
【权利要求】
1.一种半导体装置，包括: 有源层； 至少一源极，位于该有源层上，且该源极在该有源层上的正投影形成源极区域； 至少一漏极，位于该有源层上，该漏极与该源极分开，且该漏极在该有源层上的正投影形成漏极区域； 至少一栅极，位于该有源层上方，并介于该源极与该漏极之间； 第一绝缘层，至少覆盖部分该源极与部分该漏极，该第一绝缘层具有至少一源极通孔与至少一漏极通孔于其中； 第一源极垫，位于该第一绝缘层上，且该第一源极垫在该有源层上的正投影形成源极垫区域，该源极垫区域与该漏极区域至少部分重叠，且该源极垫区域与该漏极区域的重叠面积小于或等于40%的该漏极区域的面积； 第一漏极垫，位于该第一绝缘层上； 至少一源极插塞，位于该源极通孔中，并电连接该第一源极垫与该源极；以及 至少一漏极插塞，位于该漏极通孔中，并电连接该第一漏极垫与该漏极。
2.如权利要求1所述的半导体装置，其中该第一漏极垫在该有源层上的正投影形成漏极垫区域，该漏极垫区域与该源极区域至少部分重叠，且该漏极垫区域与该源极区域的重叠面积小于或等于40%的该源极区域的面积。
3.如权利要求1所述的半导体装置，其中单位长度的该第一源极垫所具有的电阻值小于单位长度的该源极所具有的电阻值。
4.如权利要求1所述的半导体装置，其中单位长度的该第一漏极垫所具有的电阻值小于单位长度的该漏极所具有的电阻值。
5.如权利要求1所述的半导体装置，其中该源极、该漏极与该栅极在该有源层上的正投影共同界定出有源区，且该源极垫区域至少部分落在该有源区中。
6.如权利要求5所述的半导体装置，其中该源极垫区域完全落在该有源区中。
7.如权利要求1所述的半导体装置，其中该源极、该漏极与该栅极在该有源层上的正投影共同界定出有源区，且该漏极垫区域至少部分落在该有源区中。
8.如权利要求7所述的半导体装置，其中该漏极垫区域完全落在该有源区中。
9.如权利要求1所述的半导体装置，其中该第一源极垫包括: 源极垫本体，其中该源极垫本体在该有源层上的正投影与该漏极区域至少部分重叠；以及 至少一源极垫分支； 其中该第一漏极垫包括: 漏极垫本体，与该源极垫本体分开，其中该漏极垫本体在该有源层上的正投影与该源极区域至少部分重叠，且该源极垫分支由该源极垫本体向该漏极垫本体的方向延伸；以及至少一漏极垫分支，由该漏极垫本体向该源极垫本体的方向延伸。
10.如权利要求9所述的半导体装置，其中该源极垫分支的数量为多个，且该漏极垫分支的数量亦为多个，该些源极垫分支与该些漏极垫分支交错排列于该源极垫本体与该漏极垫本体之间。
11.如权利要求1所述的半导体装置，更包括: 保护层，覆盖该有源层，该保护层具有至少一源极开口与至少一漏极开口于其中，该源极与该漏极分别至少部分位于该源极开口与该漏极开口中，以电接触该有源层。
12.如权利要求11所述的半导体装置，更包括至少介于该栅极与该有源层之间的栅极介电层。
13.如权利要求12所述的半导体装置，其中该栅极介电层更覆盖该保护层，且该栅极介电层具有至少一第一源极间通孔； 该半导体装置更包括: 间介电层，覆盖该栅极介电层，且该间介电层具有至少一第二源极间通孔； 其中该源极包括: 下源极子部，位于该源极开口中； 上源极子部，位于该间介电层上；以及 至少一源极间插塞，位于该第一源极间通孔与该第二源极间通孔中，并电连接该上源极子部与该下源极子部。
14.如权利要求13所述的半导体装置，其中单位长度的该上源极子部所具有的电阻值小于单位长度的该下源极子部所具有的电阻值。
15.如权利要求12所述的半导体装置，其中该栅极介电层更覆盖该保护层，且该栅极介电层具有至少一第一漏极间通孔； 该半导体装置更包括: 间介电层，覆盖该栅极介电层，且该间介电层具有至少一第二漏极间通孔； 其中该漏极包括: 下漏极子部，位于该漏极开口中； 上漏极子部，位于该间介电层上；以及 至少一漏极间插塞，位于该第一漏极间通孔与该第二漏极间通孔中，并电连接该上漏极子部与该下漏极子部。
16.如权利要求15所述的半导体装置，其中单位长度的该下漏极子部所具有的电阻值小于单位长度的该上漏极子部所具有的电阻值。
17.如权利要求1所述的半导体装置，其中该有源层包括: 氮化镓层；以及 氮化镓铝层，位于该氮化镓层上。
18.如权利要求1所述的半导体装置，更包括: 第二绝缘层，置于该第一源极垫、该第一漏极垫与该第一绝缘层上，其中该第二绝缘层具有分别暴露出部分的该第一源极垫与该第一漏极垫的源极垫开口与漏极垫开口，且该第二绝缘层的厚度大于7微米； 第二源极垫，置于该第二绝缘层上； 第二漏极垫，与该第二源极垫分开，且置于该第二绝缘层上； 源极垫连接部，位于该源极垫开口中，并电连接该第一源极垫与该第二源极垫；以及 漏极垫连接部，位于该漏极垫开口中，并电连接该第一漏极垫与该第二漏极垫。
19.一种半导体装置，包括: 有源层； 至少一源极，位于该有源层上，且该源极在该有源层上的正投影形成源极区域； 至少一漏极，位于该有源层上，该漏极与该源极分开，且该漏极在该有源层上的正投影形成漏极区域； 至少一栅极，位于该有源层上方，并介于该源极与该漏极之间； 第一绝缘层，至少覆盖部分该源极与部分该漏极，该第一绝缘层具有至少一源极通孔与至少一漏极通孔于其中； 第一源极垫，位于该第一绝缘层上； 第一漏极垫，位于该第一绝缘层上，且该第一漏极垫在该有源层上的正投影形成漏极垫区域，该漏极垫区域与该源极区域至少部分重叠，且该漏极垫区域与该源极区域的重叠面积小于或等于40%的该源极区域的面积； 至少一源极插塞，位于该源极通孔中，并电连接该第一源极垫与该源极；以及 至少一漏极插塞，位于该漏极通孔中，并电连接该第一漏极垫与该漏极。
【文档编号】H01L29/417GK104425571SQ201310410699
【公开日】2015年3月18日 申请日期:2013年9月10日 优先权日:2013年9月10日
【发明者】林立凡, 廖文甲 申请人:台达电子工业股份有限公司