具有多个电介质栅极堆叠的存储器器件及相关方法与流程

本公开内容涉及电子器件制造领域，并且更具体地涉及存储器器件及相关方法。

背景技术：
固态存储器器件由于较典型有源存储器器件而言的若干优点，已经变得很流行。首先，固态存储器器件不包括活动部件，因此它消耗更少功率并且提供稳健的可靠性。另外，固态存储器器件耐受机械应力，诸如冲击和振动。用于固态存储器器件的一类存储器是闪存器件。闪存器件可以基于例如NAND或者NOR逻辑门。例如Nakamura的公开号为2009/0080236的美国专利申请公开一种存储器器件。该存储器器件包括多个存储器单元和耦合到每个存储器单元的位线。存储器器件经由位线向存储器单元中的每个存储器单元提供电源电压。即使固态存储器器件使用比典型方式更少的功率，仍然希望减少固态存储器器件的功率消耗。

技术实现要素：
鉴于前述背景，因此本公开内容的目的是提供一种功率高效并可靠的存储器器件。根据本发明的这个和其它目的、特征和优点由一种存储器器件提供，该存储器器件包括半导体衬底和在半导体衬底中的至少一个存储器晶体管。至少一个存储器晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠，该栅极堆叠包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二电介质层、在第二电介质层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层比第二扩散阻挡层更薄。有利地，至少一个存储器晶体管可以具有大电压阈值，由此提高性能。例如第一电介质层可以包括HfSiON。第二电介质层可以包括镧(La)。第一扩散阻挡层和第二扩散阻挡层可以各自包括氮化钛(TiN)。第一导电层可以包括铝。第二导电层可以包括多晶硅。在一些实施例中，该存储器器件还可以包括在半导体衬底中并且与至少一个存储器晶体管相邻的第一晶体管和第二晶体管。第一晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第二电介质层、在第二电介质层之上的第一扩散阻挡层和在第一扩散阻挡层之上的第一导电层。第二晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二扩散阻挡层、在第二扩散阻挡层之上的第二电介质层、在第二电介质层之上的第三扩散阻挡层和在第三扩散阻挡层之上的第二导电层。另一方面涉及一种制作存储器器件的方法。该方法可以包括：通过至少形成在半导体衬底中的源极区域和漏极区域以及在源极区域和漏极区域之间的沟道区域，来在半导体衬底中形成至少一个存储器晶体管。至少一个存储器晶体管的形成可以包括形成栅极堆叠，该栅极堆叠包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二电介质层、在第二电介质层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。另一方面涉及一种存储器器件，该存储器器件包括半导体衬底和在半导体衬底中的至少一个存储器晶体管。至少一个存储器晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第二电介质层、在第二电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。另一方面涉及一种制作存储器器件的方法。该方法可以包括：通过至少形成在半导体衬底中的源极区域和漏极区域以及在源极区域和漏极区域之间的沟道区域并且形成栅极堆叠，来在半导体衬底中形成至少一个存储器晶体管。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第二电介质层、在第二电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。附图说明图1是根据本公开内容的存储器器件的截面图的示意图。图2是根据本公开内容的存储器器件的另一实施例的截面图的示意图。图3-9是用于制作图1的半导体器件的方法的步骤的截面图的示意图。图10-17是用于制作图2的半导体器件的方法的步骤的截面图的示意图。具体实施方式现在下文将参照其中示出优选实施例的附图更完全描述当前实施例。然而可以用许多不同形式体现这些当前实施例而不应解释它为限于这里阐述的实施例。相反地，提供这些实施例使得本公开内容将透彻而完整，并且这些实施例将向本领域技术人员完全传达本发明的范围。相似标号全篇指代相似元件，并且撇符号用来在备选实施例中指示相似元件。现在参照图1，此时描述根据本公开内容的存储器器件30。存储器器件30示例地包括半导体衬底71和在半导体衬底中的存储器晶体管31。存储器器件30示例地包括在半导体衬底71中并且与存储器晶体管31相邻的第一晶体管80和第二晶体管50。如将理解的那样，第一晶体管80和第二晶体管50提供用于存储器器件30的逻辑电路。存储器器件30可以包括静态随机存取存储器(SRAM)器件。存储器器件30示例地包括用于隔离第一晶体管80、第二晶体管50和存储器晶体管31的隔离区域72-75。存储器晶体管31示例地包括在半导体衬底71中的源极区域和漏极区域42a-42b以及在源极区域和漏极区域之间的沟道区域91、栅极堆叠和支撑栅极堆叠的间隔件45。间隔件45包括SiN和SiO2。栅极堆叠示例地包括在沟道区域91之上的第一电介质层32、在第一电介质层之上的第一扩散阻挡层33、在第一扩散阻挡层之上的第一导电层34、在第一导电层之上的第二电介质层35、在第二电介质层之上的第二扩散阻挡层36和在第二扩散阻挡层之上的第二导电层37。存储器晶体管31示例地包括耦合到源极区域和漏极区域42a-42b的端子38a-38c以及第二导电层37。在所示实施例中，在存储器晶体管31的栅极堆叠中，第一电介质层32和第二电介质层35包括不同电介质材料。例如第一电介质层32可以包括HfSiON或者HfO2。第二电介质层35可以包括镧(La)或者氧化镧(La2O3)。此外，第一扩散阻挡层33比第二扩散阻挡层36更薄。在一些实施例中，第一扩散阻挡层33和第二扩散阻挡层36可以各自包括氮化钛(TiN)。第一导电层34可以包括铝(Al)或者氧化铝(AlO)。第二导电层37可以包括例如多晶硅。在存储器晶体管31的一个实施例中，氧化镧和铝的组合提供更大阈值电压，这对于SRAM器件是有利的，这些SRAM器件为了更低泄漏和更佳数据保持而需要比逻辑器件的阈值电压更高的阈值电压。第一晶体管80示例地包括在半导体衬底71中的源极区域和漏极区域86a-86b以及在源极区域和漏极区域之间的沟道区域93、栅极堆叠和支撑栅极堆叠的间隔件87。栅极堆叠示例地包括在沟道区域93之上的第一电介质层(例如HfSiON或者HfO2)81、在第一电介质层之上的第二电介质层(例如La、La2O3)82、在第二电介质层之上的第一扩散阻挡层(例如TiN)83和在第一扩散阻挡层之上的第一导电层(例如Al、AlO)。第一晶体管80示例地包括耦合到源极区域和漏极区域86a-86b的端子85a-85c以及第一导电层84。有利地，在一个实施例中，第一晶体管80的栅极堆叠包括提供低阈值电压的氧化镧或者镧。具体而言，用于逻辑器件(这里为NFET)的更低阈值电压可以提供更高驱动电流。第二晶体管50示例地包括在半导体衬底71中的源极区域和漏极区域59a-59b以及在源极区域和漏极区域之间的沟道区域92、栅极堆叠和支撑栅极堆叠的间隔件60。栅极堆叠包括在沟道区域92之上的第一电介质层(例如HfSiON、HfO2)51、在第一电介质层之上的第一扩散阻挡层(例如TiN)52、在第一扩散阻挡层之上的第一导电层(例如Al、AlO)53、在第一导电层53之上的第二扩散阻挡层(例如TiN)54、在第二扩散阻挡层54之上的第二电介质层(例如La、La2O3)55、在第二电介质层之上的第三扩散阻挡层(例如TiN)56和在第三扩散阻挡层之上的第二导电层57。在一个示例中，第二晶体管50的栅极堆叠包括铝，由此有利地提供更低阈值电压。类似地，这导致用于PEFT的更低阈值电压，这可以实现驱动电流更高同时阈值电压更低。第二晶体管50示例地包括耦合到源极区域和漏极区域59a-59b的端子58a-58c以及第二导电层57。另一方面涉及制作存储器器件30的方法。该方法包括通过至少形成在半导体衬底71中的源极区域和漏极区域42a-42b以及在源极区域和漏极区域之间的沟道区域91来在半导体衬底中形成至少一个存储器晶体管31。至少一个存储器晶体管31的形成包括形成栅极堆叠，该栅极堆叠包括在沟道区域91之上的第一电介质层32、在第一电介质层之上的第一扩散阻挡层33、在第一扩散阻挡层之上的第一导电层34、在第一导电层之上的第二电介质层35、在第二电介质层之上的第二扩散阻挡层36和在第二扩散阻挡层之上的第二导电层37。第一电介质层32和第二电介质层35包括不同电介质材料，并且第一扩散阻挡层33比第二扩散阻挡层36更薄。现在还参照图2，现在描述存储器器件30’的另一实施例。在存储器器件30’的这一实施例中，向关于图1以上已经讨论的那些元件给予撇符号，并且多数无需这里进一步讨论。这一实施例与前一实施例的不同在于这一存储器器件30’示例地包括具有栅极堆叠的存储器晶体管31’，该栅极堆叠包括在沟道区域91’之上的第一电介质层(例如HfSiON或者HfO2)32’、在第一电介质层之上的第二电介质层(例如La、La2O3)35’、在第二电介质层之上的第一扩散阻挡层(例如TiN)33’、在第一扩散阻挡层之上的第一导电层(例如Al、AlO)34’、在第一导电层之上的第二扩散阻挡层(例如TiN)36’和在第二扩散阻挡层之上的第二导电层(例如多晶硅)37’。第二晶体管50’也具有栅极堆叠，该栅极堆叠包括在沟道区域92’之上的第一电介质层(例如HfSiON或者HfO2)51’、在第一电介质层之上的第一扩散阻挡层(例如TiN)52’、在第一扩散阻挡层之上的第一导电层(例如Al、AlO)53’、在第一导电层之上的第二扩散阻挡层(例如TiN)54’和在第二扩散阻挡层之上的第二导电层(例如多晶硅)57’。另一方面涉及一种用于制作存储器器件30’的方法。该方法可以包括通过至少形成在半导体衬底71’中的源极区域和漏极区域42a’-42b’以及在源极区域和漏极区域之间的沟道区域91’并且形成栅极堆叠，来在半导体衬底中形成至少一个存储器晶体管31’。栅极堆叠包括在沟道区域91’之上的第一电介质层32’、在第一电介质层之上的第二电介质层35’、在第二电介质层之上的第一扩散阻挡层33’、在第一扩散阻挡层之上的第一导电层34’，在第一导电层之上的第二扩散阻挡层36’和在第二扩散阻挡层之上的第二导电层37’。第一电介质层32’和第二电介质层35’包括不同电介质材料，并且第一扩散阻挡层33’比第二扩散阻挡层36’更薄。现在参照图3-9，此处描述用于制作存储器器件30的方法。该方法包括在衬底71上沉积第一电介质(例如HfSiON或者HfO2)层101(厚度约)。如图所示，衬底71示例地包括多个隔离区域72-75。该方法也包括形成在第一电介质层101上的第一薄扩散阻挡(例如TiN)层102(厚度约)、在第一薄扩散阻挡层上的第一导电(例如Al、AlO)层103和在第一导电层上的第二厚扩散阻挡层103(比第一层更厚，约)。该方法包括在第二晶体管和存储器晶体管上形成光刻胶层105。从第一晶体管蚀刻第一扩散阻挡层和第二扩散阻挡层以及第一导电层102-104。该方法包括在第一晶体管和第二晶体管上形成第二光刻胶层106。该方法包括从存储器晶体管去除(例如干法蚀刻、湿法蚀刻)第二扩散阻挡层104，并且在第一晶体管、第二晶体管和存储器晶体管之上形成第二电介质层(例如La、La2O3)107(厚度约)和第三扩散阻挡层(例如TiN)108(厚度约)。该方法包括在第三扩散阻挡层108(未示出)上形成第二导电层(例如多晶硅)并且去除(例如干法蚀刻、湿法蚀刻)第一晶体管、第二晶体管和存储器晶体管，以限定用于它们的栅极堆叠。该方法也包括在每个晶体管31、50、80的栅极堆叠周围形成间隔件45、60、87(图1)以提供如图1中所示最终产品。有利地，在一个实施例中，第一晶体管具有在HfSiON层81和第一TiN层83之间有氧化镧层82的栅极堆叠，并且第二晶体管包括将厚TiN层54夹在中间的铝层53和氧化镧层55，各自提供用于第一晶体管和第二晶体管的更低阈值电压。在另一方面，存储器晶体管包括铝层34和氧化镧层35，由此提供高阈值电压。现在参照图10-17，现在描述用于制作存储器器件30’的方法。该方法包括沉积第一电介质(例如HfSiON或者HfO2)层101’(厚度约)和在其上的第二电介质层(例如氧化镧)102’(厚度约)。该方法包括在第一晶体管和存储器晶体管上形成光刻胶层103a’-103b’。从第二晶体管去除(例如干法蚀刻、湿法蚀刻)第二电介质层(例如La、La2O3)102’从而在第一晶体管和存储器晶体管上限定第二电介质层102a’-102b’。该方法包括形成在第一晶体管、第二晶体管和存储器晶体管上的第一薄扩散阻挡(例如TiN)层110’(厚度约)、在第一薄扩散阻挡层上的第一导电(例如铝)层104’(厚度约)和在第一导电层上的第二厚扩散阻挡层105’(比第一层更厚，约)。该方法包括在第二晶体管和存储器晶体管上形成第二光刻胶层108’。该方法包括去除(干法蚀刻、湿法蚀刻)在第一晶体管之上的第一薄扩散阻挡层110’、第一导电(例如铝)层104’和第二厚扩散阻挡层105’。该方法包括在第一晶体管、第二晶体管和存储器晶体管上形成第三扩散阻挡层109’(厚度约)，该第三扩散阻挡层与在第二晶体管和存储器晶体管上的扩散阻挡层105’的顶部分合并。该方法包括在第三扩散阻挡层109’(未示出)上形成第二导电层(例如多晶硅)，并且去除(例如干法蚀刻、湿法蚀刻)第一晶体管、第二晶体管和存储器晶体管以限定用于它们的栅极堆叠。该方法也包括在每个晶体管31’、50’、80’的栅极堆叠周围形成间隔件45’、60’、87’(图2)，以如图2中所示提供最终产品。有利地，在一个实施例中，第一晶体管具有在HfSiON层81’与第一TiN层83’之间有氧化镧层82’的栅极堆叠，并且第二晶体管包括夹在厚TiN层54’与薄TiN层52’之间的铝53’，各自提供用于第一晶体管和第二晶体管的更低阈值电压。在另一方面，存储器晶体管包括铝层34’和氧化镧层35’，由此提供高阈值电压。在以下共同未决申请中公开了涉及存储器器件的其它特征："MEMORYDEVICEHAVINGMULTIPLEDIELECTRICGATESTACKSWITHFIRSTANDSECONDDIELECTRICLAYERSANDRELATEDMETHODS"，代理案号52085(11-ALCO-0347US02)，通过完全引用将它结合于此。从在前文描述和关联附图中呈现的教导中受益的本领域技术人员将想到当前实施例的许多修改和其它实施例。因此应理解，当前实施例将不限于公开的具体实施例，并且修改和实施例旨在被包括在所附权利要求的范围内。