一种芯片封装测试结构的制作方法
【专利摘要】本实用新型提供一种芯片封装测试结构，所述测试结构至少包括：至少一个堆叠测试结构，每个堆叠测试结构包括：堆叠的金属层，包括至少两层金属层，每层金属层间通过通孔电连接；覆盖于所述堆叠的金属层中最顶端的金属层的焊垫，所述焊垫与所述最顶端的金属层电连接；环绕于所述堆叠的金属层中最底端的金属层的至少两块边缘金属层，所述边缘金属层与所述堆叠的金属层之间以绝缘介质材料填充；各所述边缘金属层彼此间绝缘。本实用新型提供的测试结构可以更加灵敏地测试出芯片介质层中的裂缝，并且该测试结构还可以测试通孔与通孔之间、金属层和金属层之间的漏电。
【专利说明】一种芯片封装测试结构
【技术领域】
[0001]本实用新型涉及半导体制造领域，特别是涉及一种芯片封装测试结构。
【背景技术】
[0002]在半导体制造领域，为了对制造工艺进行监控，保证半导体器件的可靠性，通常的做法是在器件中形成测试结构，用于测试一些关键的参数。芯片在封装时需要将金线(或铜线)压焊至芯片的焊垫上，实现芯片与外部的电连。而压焊所产生的压力作用于芯片，进而会施加在芯片中的绝缘介质层上，由于这些介质层一般是低介电常数的材料，机械性能较差，会使得芯片内的绝缘介质层形成裂缝(Crack)，除了压焊所产生的压力外，还有其他一些外界的压力对芯片的绝缘介质层形成影响，介质层中一旦形成裂缝，芯片中的金属层便会沿着裂缝扩散，致使金属层短路或者漏电，因此，在芯片封装前非常有必要对芯片进行绝缘介质层完整性的测试。
[0003]现有的芯片封装测试结构如图1所示，所述测试结构包括:堆叠的金属层1A、焊垫2A、边缘金属层3A。所述堆叠的金属层IA包括顶端金属层IlA和底端金属层12A，所述焊垫2A覆盖于所述顶端金属层IlA上，焊垫2A和顶端金属层IIA接触电连，所述顶端金属层IlA与底端金属层12A通过通孔5A电连，所述边缘金属层3A环绕于所述底端金属层12A，且边缘金属层3A与底端金属层12A之间为绝缘的介质层4A，所述顶端金属层IlA与边缘金属层3A之间的空间也以绝缘材料填充。由于边缘金属层3A是整个环绕于底端金属层12A，因此，外界的压力不能很好的传递给绝缘材料，因此，这种测试结构不能很灵敏的用于测试金属间介质材料的裂缝，并且这种结构也不能用于检测通孔和通孔之间的漏电。
[0004]因此，设计一种新的芯片封装测试结构实属必要。
实用新型内容
[0005]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片封装测试结构，用于解决现有技术中测试结构不够灵敏等问题。
[0006]为实现上述目的及其他相关目的，本实用新型提供一种芯片封装测试结构，所述测试结构至少包括:至少一个堆叠测试结构，每个堆叠测试结构包括:
[0007]堆叠的金属层，包括至少两层金属层，每层金属层间通过通孔电连接；
[0008]覆盖于所述堆叠的金属层中最顶端的金属层的焊垫，所述焊垫与所述最顶端的金属层电连接；
[0009]环绕于所述堆叠的金属层中最底端的金属层的至少两块边缘金属层，所述边缘金属层与所述堆叠的金属层之间以绝缘介质材料填充；各所述边缘金属层彼此间绝缘。
[0010]优选地，所述焊垫上设有与外界键合的焊球。
[0011]优选地，所述焊垫为铝焊垫。
[0012]优选地，所述每一层金属层为正方形，且各金属层在水平面上的投影重合。
[0013]优选地，所述边缘金属层呈L型，所述L型的边缘金属层环绕于所述堆叠的金属层中最底端的金属层的四个顶角。
[0014]优选地，所述堆叠的金属层材料为铜，所述边缘金属层材料为铜。
[0015]本实用新型还提供一种芯片封装测试链结构，所述测试链结构至少包括:至少两个堆叠测试结构，所述每个堆叠测试结构包括:
[0016]堆叠的金属层，包括两层金属层，两层金属层间通过通孔电连；
[0017] 覆盖于所述堆叠的金属层中顶端金属层的焊垫，所述焊垫与所述顶端金属层电连接;
[0018]环绕于所述堆叠的金属层中底端金属层的至少两块边缘金属层，所述边缘金属层与所述堆叠的金属层之间以绝缘介质材料填充；所述每个堆叠测试结构中的边缘金属层通过金属线电连。
[0019]优选地，所述各金属层为正方形，且各金属层在垂直方向上图形对准。
[0020]优选地，所述边缘金属层呈L型，所述L型的边缘金属层环绕于所述堆叠的金属层中最底端的金属层的四个顶角。
[0021]如上所述，本实用新型的芯片封装测试结构，具有以下有益效果:通过将边缘金属层设计成至少两块，使外界的应力更好地传递给绝缘介质层，这种结构的测试结构可以更加灵敏地测试出芯片介质层中的裂缝，并且该测试结构还可以测试通孔与通孔之间、金属层和金属层之间的漏电。
【专利附图】
【附图说明】
[0022]图1为现有技术中的芯片封装测试结构示意图。
[0023]图2为本实用新型的具有一个堆叠测试结构的芯片封装测试结构示意图。
[0024]图3为本实用新型的具有两个堆叠测试结构的芯片封装测试结构示意图。
[0025]图4为本实用新型的芯片封装测试结构中测试通孔与通孔间漏电的结构俯视图。
[0026]元件标号说明
[0027]I, IA 金属层
[0028]IlA 顶端金属层
[0029]12A 底端金属层
[0030]2，2A 焊垫
[0031]3, 3A 边缘金属层
[0032]4，4A 介质层
[0033]5，5A 通孔
[0034]6焊球
[0035]7金属线
[0036]8金线
【具体实施方式】
[0037]以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0038]请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
[0039]实施例一
[0040]本实用新型提供一种芯片封装测试结构，该测试结构至少包括:至少一个堆叠测试结构，所述每个堆叠测试结构包括:堆叠的金属层，包括至少两层金属层，每层金属层间通过通孔电连；覆盖于所述堆叠的金属层中最顶端的金属层的焊垫，所述焊垫与所述最顶端的金属层电连接；环绕于所述堆叠的金属层中最底端的金属层的至少两块边缘金属层，所述边缘金属层与所述堆叠的金属层之间以绝缘介质材料填充；各所述边缘金属层彼此间绝缘。
[0041]如图2为本实用新型的芯片封装测试结构的一个具体实施例的立体结构示意图，本实施例中芯片封装测试结构包括至少一个堆叠的测试结构，该堆叠的测试结构包括:堆叠的金属层1、焊垫2、边缘金属层3。
[0042]所述堆叠的金属层I包括两层金属层，分别为顶端金属层11和底端金属层12，所述顶端金属层11和底端金属层12之间通过通孔5电连。
[0043]其中，所述堆叠的金属层I材料为铜或铝，当然，也可以为其他任何合适的金属导电材料。本实施例中，所述堆叠的金属层I材料为铜。作为本实用新型优选的结构，所述堆叠的金属层I中各金属层的形状可以是正方形、圆形或其他正多边形。本实施例中，所述每一层金属层I为正方形，且各金属层I在水平面上的投影重合。
[0044]所述焊垫2覆盖于所述堆叠金属层I中的顶端金属层11，并且所述焊垫2与顶端金属层11电连接，其电连的方式可以是接触电连，也可以通过通孔电连。为了方便芯片与外界电连，在所述焊垫2上设有用于与外界键合的焊球6，之后通过金线8或铜线引出键合端。另外，本实施例中，所述焊垫2优选为铝焊垫。
[0045]所述边缘金属层3环绕于所述堆叠的金属层I中底端金属层12，且所述边缘金属层3至少为两块，该边缘金属层3与堆叠的金属层I之间以绝缘介质材料层填充，如图2中，边缘金属层3与底端金属层12之间以绝缘介质层4填充，各边缘金属层3之间也彼此间绝缘。当然，空间内除测试结构其他空间都是绝缘材料。这种结构便于外界的应力顺利地传递给边缘金属3与堆叠的金属层I间的介质材料，并使介质材料形成裂缝。
[0046]本实施例中，所述边缘金属层3呈L型，所述L型的边缘金属层3环绕于所述堆叠的金属层I中底端金属层11的四个顶角。
[0047]利用本实施例的芯片封装测试结构，可以测试芯片中介质层的完整性。将测试端口的一端接在边缘金属层3上，另一端接在焊垫2上，若堆叠的金属层中的底层金属层12与边缘金属层3之间的绝缘介质层4有裂缝、或顶层金属层11与边缘金属层3间绝缘材料上有裂缝，测试端口间就会短路，出现漏电流；若堆叠的金属层I中的底层金属层12与边缘金属层3之间的绝缘介质层没有裂缝、或顶层金属层11与边缘金属层3间绝缘材料上没有裂缝，则测试端口间仍是断开，没有漏电流。[0048]如图3为本实用新型的芯片封装测试结构的另一个具体实施例的立体结构示意图，本实施例中芯片封装测试结构包括两个堆叠的测试结构，两个堆叠测试结构之间以绝缘介质填充，每个堆叠的测试结构包括:堆叠的金属层1、焊垫2、边缘金属层3。
[0049]所述堆叠的金属层包括四层金属层1，每层金属层I之间通过通孔5电连。
[0050]其中，所述堆叠的金属层I材料为铜或铝，当然，也可以为其他任何合适的金属导电材料。本实施例中，所述堆叠的金属层I材料为铜。作为本实用新型优选的结构，所述堆叠的金属层I中各金属层的形状可以是正方形、圆形或其他正多边形。本实施例中，所述每一层金属层I为正方形，且各金属层I在水平面上的投影重合。
[0051 ] 所述焊垫2覆盖于所述堆叠金属层I中的最顶端金属层11，并且所述焊垫2与最顶端金属层11电连接，其电连的方式可以是接触电连，也可以通过通孔电连。为了方便芯片与外界电连，在所述焊垫2上设有用于与外界键合的焊球，之后通过金线或铜线引出键合端。另外，本实施例中，所述焊垫2优选为铝焊垫。
[0052]所述边缘金属层3环绕于所述堆叠的金属层I中最底端金属层12，且所述边缘金属层3至少为两块，该边缘金属层3与堆叠的金属层I之间以绝缘介质材料填充。各边缘金属层之间彼此间绝缘，以便于外界的应力顺利地传递给边缘金属层3与堆叠的金属层I间的介质层，并使介质层形成裂缝。
[0053]本实施例中，所述边缘金属层3呈L型，所述L型的边缘金属层3环绕于所述堆叠的金属层I中底端金属层11的四个顶角。进一步地，所述边缘金属层3材料包括但不限于铜材料。
[0054]利用本实施例的芯片封装测试结构，将测试端口的一端接在其中一个堆叠测试结构的焊垫上，另一端接在另一个堆叠测试结构的焊垫上，这样，就可以测试芯片中金属层与金属层之间介质层的完整性，若金属层与金属层间出现裂缝，测试端口将会测出有漏电流。
[0055]实施例二
[0056]本实用新型还提供一种芯片封装测试链结构，如图4所示，所述测试链结构至少包括:至少两个堆叠测试结构，所述堆叠测试结构之间以绝缘介质填充，所述每个堆叠测试结构包括:堆叠的金属层1、焊垫2、边缘金属层3。
[0057]所述堆叠的金属层I包括两层金属层，分别为顶端金属层和底端金属层，所述顶端金属层和底端金属层之间通过通孔(由于是俯视图，未能图示)电连。
[0058]其中，所述堆叠的金属层I材料为铜或铝，当然，也可以为其他任何合适的金属导电材料。本实施例中，所述堆叠的金属层I材料为铜。作为本实用新型优选的结构，所述堆叠的金属层I中各金属层的形状可以是正方形、圆形或其他正多边形。本实施例中，所述每一层金属层I为正方形，且各金属层I在水平面上的投影重合。
[0059]所述焊垫2覆盖于所述堆叠金属层I中的顶端金属层，并且所述焊垫2与顶端金属层电连接，其电连的方式可以是接触电连，也可以通过通孔电连。为了方便芯片与外界电连，在所述焊垫2上设有用于与外界键合的焊球，之后通过金线或铜线引出键合端。另外，本实施例中，所述焊垫2优选为铝焊垫。
[0060]所述边缘金属层3环绕于所述堆叠的金属层中底端金属层，且所述边缘金属层3至少为两块，该边缘金属层3与堆叠的金属层I之间以绝缘介质材料填充。所述每个堆叠测试结构中的边缘金属层3通过金属线7电连。[0061 ] 本实施例中，所述边缘金属层3呈L型，所述L型的边缘金属层3环绕于所述堆叠的金属层I中底端金属层的四个顶角。进一步地，所述边缘金属层3材料包括但不限于铜材料。
[0062]需要说明的是，所述边缘金属层3层间的间距、所述边缘金属层3与堆叠金属层I中的底端金属层间的间距、以及边缘金属层3与金属线7间的间距必须严格按照最小设计规则来设计。
[0063]利用本实施例的芯片封装测试链结构，可以测试芯片链中通孔与通孔之间的介质层是否完整。将测试端口分别接在处于链条最边缘的两个测试结构的焊垫上，这样，测试链结构中任何两个堆叠测试结构的通孔间由于出现裂缝而导致的漏电，都可以由本实用新型提供的测试链结构测出来，从而大大地提高了芯片介质层中裂缝的探测率。
[0064]综上所述，本实用新型提供的芯片封装测试结构，通过将边缘金属层设计成至少两块，使外界的应力更好地传递给绝缘介质层，这种结构的测试结构可以更加灵敏地测试出芯片介质层中的裂缝，并且该测试结构还可以测试通孔与通孔之间、金属层和金属层之间的漏电。
[0065]所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0066]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1.一种芯片封装测试结构，其特征在于，所述测试结构至少包括:至少一个堆叠测试结构，每个测试结构包括: 堆叠的金属层，包括至少两层金属层，每层金属层间通过通孔电连接； 覆盖于所述堆叠的金属层中最顶端的金属层的焊垫，所述焊垫与所述最顶端的金属层电连接； 环绕于所述堆叠的金属层中最底端的金属层的至少两块边缘金属层，所述边缘金属层与所述堆叠的金属层之间以绝缘介质材料填充；各所述边缘金属层彼此间绝缘。
2.根据权利要求1所述的芯片封装测试结构，其特征在于:所述焊垫上设有与外界键合的焊球。
3.根据权利要求1所述的芯片封装测试结构，其特征在于:所述焊垫为铝焊垫。
4.根据权利要求1所述的芯片封装测试结构，其特征在于:所述每一层金属层为正方形，且各金属层在水平面上的投影重合。
5.根据权利要求1或4所述的芯片封装测试结构，其特征在于:所述边缘金属层呈L型，所述L型的边缘金属层环绕于所述堆叠的金属层中最底端的金属层的四个顶角。
6.根据权利要求1所述的芯片封装测试结构，其特征在于:所述堆叠的金属层材料为铜，所述边缘金属层材料为铜。
7.—种芯片封装测试链结构，其特征在于，所述测试链结构至少包括:至少两个堆叠测试结构，所述每个堆叠测试结构包括: 堆叠的金属层，包括两层金属层，两层金属层间通过通孔电连； 覆盖于所述堆叠的金属层中顶端金属层的焊垫，所述焊垫与所述顶端金属层电连接； 环绕于所述堆叠的金属层中底端金属层的至少两块边缘金属层，所述边缘金属层与所述堆叠的金属层之间以绝缘介质材料填充；所述每个堆叠测试结构中的边缘金属层通过金属线电连。
8.根据权利要求7所述的芯片封装测试链结构，其特征在于:所述各金属层为正方形，且各金属层在垂直方向上图形对准。
9.根据权利要求7或8所述的芯片封装测试链结构，其特征在于:所述边缘金属层呈L型，所述L型的边缘金属层环绕于所述堆叠的金属层中最底端的金属层的四个顶角。
【文档编号】H01L21/66GK203377200SQ201320456561
【公开日】2014年1月1日 申请日期:2013年7月29日 优先权日:2013年7月29日
【发明者】牛刚, 于建姝, 赵晓东, 段晓博, 刘竞文 申请人:中芯国际集成电路制造(北京)有限公司