半导体装置制造方法
【专利摘要】本实用新型的一些实施例涉及一种半导体装置，包括：在电介质层中形成的沟槽；对所述沟槽进行加衬的第一扩散阻挡层；对所述沟槽进行加衬的第一保形金属衬垫层；对所述沟槽进行加衬的第二扩散阻挡层；对所述沟槽进行加衬的金属种子层；以及填充所述沟槽的金属填充。
【专利说明】半导体装置【技术领域】
[0001]本实用新型涉及半导体电路，并且具体地涉及集成电路的互连结构的扩散阻挡和
金属衬垫。
【背景技术】
[0002]本领域技术人员熟知用于形成集成电路中的诸如金属线、过孔和其它互连之类的互连结构的大马士革工艺和双大马士革工艺。这些工艺典型地需要在晶片表面上方(包括在其中希望金属互连结构的位置处制作的任意沟槽结构的侧表面和平面上)形成扩散阻挡和金属衬垫。扩散阻挡层提供对于不期望的迁移的阻挡，并且金属衬垫提供粘合层。接下来，在扩散阻挡和金属衬垫上方沉积金属种子层，以便提供低电阻电气路径，支持后续将完成的在晶片表面上方的均匀金属电镀。金属电镀工艺填充加衬的沟槽结构，并且限定所产生的用于集成电路的金属化层的互连结构。
[0003]现在参照图1A至图1I (未按比例绘制)，这些图图示了根据现有技术的用于形成集成电路的金属互连结构的工艺步骤。已知的大马士革工艺通常可以描述如下:如图1A所示，形成晶片10，晶片10包括半导体衬底12、覆盖在该衬底上方的预金属电介质(PMD)层14以及多个电接触部件16，半导体衬底12包括形成在该衬底中和/或该衬底上的集成电路器件(未示出)，电接触部件16诸如延伸通过PMD层以到达集成电路器件的钨塞等。使用例如化学机械抛光(CMP)对预金属电介质(PMD)层14进行平坦化，以提供用于支撑集成电路器件的金属化层的平坦表面。
[0004]接下来，在PMD层14上方提供低k金属间电介质层18 (图1B)，电介质层18例如由包括低k层和一个或多个掩膜层(例如包括TEOS硬掩膜和氮化钛硬掩膜)的多层结构形成。也对该多层低k金属间电介质层18进行平坦化。然后，将沟槽20形成为延伸到低k金属间电介质层18的多层中并且可能穿过这多层(图1C)。在将定位互连结构的位置处提供沟槽20，并且在优选实现中，沟槽20将具有足以露出下层电接触部件16的顶表面的深度。`
[0005]然后，在晶片上(包括在低k金属间电介质层18的顶部上方以及沟槽20的例壁和底部上)匀厚形成扩散阻挡层22 (图1D)。扩散阻挡层22用于阻挡随后沉积的用于互连结构的金属原子迁移到低k金属间电介质层，以及阻挡杂质从低k金属间电介质层到互连结构的相反方向上的扩散。扩散阻挡层22典型地由氮化钽制成。
[0006]接下来，在扩散阻挡层22上方沉积金属衬垫层23 (图1E)。金属衬垫层23用作辅助增加后续沉积层的粘合的粘合层。金属衬垫层23典型地由钽、钴或钌制成。
[0007]然后，使用诸如在金属衬垫层23上方的溅射之类的任意合适沉积工艺，在晶片上形成金属种子层24 (图1F)。种子层24覆盖低k金属间电介质层18的顶表面上以及沟槽20的侧壁和底部上的金属衬垫层23。任选地，可以执行种子层回刻蚀(未示出)，以减少沟槽20的顶角处的金属悬置。
[0008]然后在晶片上执行电镀工艺，以使得利用金属26填充沟槽20的剩余开口部分(图1G)。在晶片的顶部上方也制作电镀金属。然后执行化学机械抛光(CMP)，以去除位于沟槽外部的扩散阻挡层22、金属种子层24和电镀金属26的多余且不想要的部分(图1H)。抛光操作进一步提供准备用于进一步集成电路处理的晶片的平坦顶表面。作为该进一步处理的一部分，可以在该平坦顶表面上沉积电介质帽层28，以保护所形成的金属线和互连的材料及金属层和低k金属间电介质层(图1I)。
[0009]然后可以根据需要重复图1B至图1I的工艺，以形成用于集成电路器件的附加金属化层。在本上下文中，将理解到，下接电接触部件16因而可以包括下接金属化层的金属填充沟槽，并且电介质帽层28因而可以包括低k金属间电介质层18内的层之一。
[0010]被选择用于金属种子层24和电镀金属26的金属典型地为铜。当然将理解到，可以代替选择其它材料。
[0011]本领域已知将掺杂剂材料添加到用在金属种子层24的沉积中的铜溅射靶(即，溅射靶由与另一材料合金的铜形成)。例如，掺杂剂可以包括锰(Mn)或铝(Al)。添加的掺杂剂材料典型地将基本均匀地遍及整个沉积的铜种子层24而分布。在用于形成电介质帽层28的高温工艺期间，以及在与集成电路的完成制造相关联的进一步的其它热循环和处理操作(诸如进一步的金属化层的添加)期间，本领域技术人员理解到，添加的掺杂剂种类可以从铜种子层24迁移并扩散通过电镀铜金属26填充，以形成位于电介质帽层28与填充沟槽20的电镀铜金属26之间的界面30处的自对准金属帽。
[0012]扩散阻挡层22、金属衬垫层23和金属种子层24典型地以本领域技术人员熟知的方式，使用等离子体气相沉积(PVD)工艺来形成。由于PVD本质上为瞄准型沉积工艺线，可以阻挡金属从溅射靶转移到沿着沟槽20的侧壁的位置。例如，阻挡可能发生在由于硬掩膜底切、凹角间隙和粗糙侧壁结构而在沟槽20侧壁上形成的凸起处，并且遮挡区域将不接受沉积。作为结果，由于断开的衬垫或种子层或者作为边缘种子层覆盖的结果，可能发生较差的铜间隙填充。
[0013]已经存在一些利用本领域技术人员已知的化学气相沉积(CVD)或原子层沉积(ALD)技术来沉积金属衬垫层23的试验。已经表明这样的衬垫层对于增强沟槽20内的遮挡位置处的铜生长在一定程度上是有效的。
[0014]期望添加的掺杂剂种类高比例地从种子层24迁移到填充沟槽20的电镀金属26与电介质帽层28之间的界面30，因为该界面往往是可以导致电路故障的铜电迁移的起始区域。断开的衬垫或种子层或者裕量种子层覆盖的存在可能不利地影响掺杂剂种类从铜种子层24向界面30的迁移。进一步地，用于沉积金属衬垫层的CVD或ALD工艺产生包括诸如碳和/或氧之类的杂质的金属衬垫层。这些杂质种类负面影响掺杂种类从铜种子层24向界面30的迁移行为。捕获和/或不成功迁移的掺杂剂种类会显著影响后续铜颗粒生长并产生铜线电阻的不可接受的增加。此外，如果例如由于种子层24的断开，金属衬垫层23与电镀金属26直接接触，则金属衬垫层23的金属种类可能扩散到电镀金属26的体中并引起可靠性问题。
[0015]随着铜互连结构移向更精细的几何图形，在沟槽侧壁上特别是在硬掩膜底切和其它关键位置处具有支持足够种子金属覆盖的扩散阻挡和衬底将成为优势。这将避免种子层覆盖断开的问题。实用新型内容
[0016]本实用新型的实施例旨在至少部分地解决现有技术中的问题。
[0017]在一个实施例中，一种半导体装置，包括:在电介质层中形成的沟槽；对沟槽进行加衬的第一扩散阻挡层；对沟槽进行加衬的第一保形金属衬垫层；对沟槽进行加衬的第二扩散阻挡层；对沟槽进行加衬的金属种子层；以及填充沟槽的金属填充。
[0018]优选地，该半导体装置进一步包括:对所述沟槽进行加衬的第二金属衬垫层，所述第二金属衬垫层在所述第二扩散阻挡层与所述金属种子层之间。
[0019]优选地，所述金属填充的沟槽限定集成电路的互连结构。
[0020]优选地，该半导体装置进一步包括:形成在所述金属填充的沟槽上方的电介质帽层。
[0021]优选地，该半导体装置进一步包括:形成在所述金属填充的沟槽与所述电介质帽层之间的界面处的自对准金属帽。
[0022]在一个实施例中，一种半导体装置，包括:包括沟槽的电介质层；对沟槽进行加衬的夹入式的扩散阻挡和金属衬垫结构；在夹入式的扩散阻挡和金属衬垫结构上方的金属种子层；以及填充沟槽的金属填充；其中夹入式的扩散阻挡和金属衬垫结构包括夹在第一扩散阻挡层和第二扩散阻挡层之间的保形金属衬垫层。
[0023]优选地，所述夹入式的扩散阻挡和金属衬垫结构进一步包括:在所述第二扩散阻挡层与所述金属种子层之间的第二金属衬垫层。
[0024]通过使用本实用新型的技术方案，可以至少部分地解决现有技术中的一些问题，并且获得相应技术效果。
【专利附图】
【附图说明】
[0025]为了更好地理解实施例，现在将仅通过示例的方式参照附图，其中:
[0026]图1A至图1I图示了根据现有技术的用于形成集成电路的金属互连结构的工艺步骤；
[0027]图2A至图2K图示了用于形成集成电路的金属互连结构的工艺步骤；
[0028]图3是图示了金属种子层的根据沟槽深度的掺杂浓度的曲线图。
【具体实施方式】
[0029]现在参照图2A至图2K(未按比例绘制)，其中图示了用于形成集成电路的金属互连结构的工艺步骤。如图2Α所示，形成晶片110，晶片110包括半导体衬底112、覆盖在该衬底上方的预金属电介质(PMD)层114和多个电接触部件116，半导体衬底112包括形成在该衬底中和/或上的集成电路器件(未示出)，多个电接触部分116诸如钨塞等，延伸通过PMD层而到达集成电路器件。使用例如化学机械抛光(CMP)使预金属电介质(PMD)层114平坦化，以提供平坦表面用于支撑集成电路器件的金属化层。接下来，在PMD层114上方提供低k金属间电介质层118(图2B)，电介质层118例如由包括低k层和一个或多个掩膜层(例如包括TEOS硬掩膜和氮化钛硬掩膜)的多层结构形成。也对该低k金属间电介质层118进行平坦化。然后形成沟槽120，延伸到低k金属间电介质层118的多层中并且可能穿过低k金属间电介质层118的多层(图2C)。沟槽120提供在将定位互连结构的位置处，例如露出下接电接触部件116的顶表面的位置处。
[0030]然后进行扩散阻挡层122的匀厚形成(图2D)。扩散阻挡层122用于阻挡后续沉积的用于互连结构的金属原子迁移到低k金属间电介质层中，以及阻挡污染物从低k金属间电介质层到互连结构的相反方向上的扩散。扩散阻挡层122典型地由氮化钽制成。
[0031]接下来，使用化学气相沉积(CVD)或原子层沉积(ALD)工艺来保形地沉积第一金属衬垫层124。第一金属衬垫层124覆盖低k金属间电介质层118的顶表面上的扩散阻挡层122以及沟槽120的侧壁和底部。因而，对于多层的低k金属间电介质层118的所有露出区域都提供有覆盖，该露出区域包括凹角间隙、粗糙侧壁、衬垫裂口以及硬掩膜底切区域，其中可能不存在由扩散阻挡层122提供的连续覆盖。第一金属衬垫层124典型地由钴或钌制成。
[0032]作为任选步骤，可以执行回刻蚀以去除保形沉积的第一金属衬垫层124的、位于沟槽底部处或附近的部分。由于该步骤是任选的，所以图中没有明确地示出该去除的效果，这可能实现相对于第一金属衬垫层124下部的部分或全部的去除或重新分布。
[0033]然后进行第二(附加)扩散阻挡层126的匀厚形成。扩散阻挡层126进一步用于阻挡后续沉积的用于互连结构的金属原子迁移到低k金属间电介质层中，以及阻挡污染物从低k金属间电介质层到互连结构的相反方向上的扩散。扩散阻挡层126典型地由氮化钽制成。
[0034]接下来，在附加扩散阻挡层126上方沉积第二(附加)金属衬垫层128 (图2G)。第二金属衬垫层128用作辅助增加后续沉积层的粘合的粘合层。第二金属衬垫层128典型地由组制成。
[0035]考虑的层122、124、126和128 —起形成夹入式扩散阻挡和金属衬垫130。仅为易于图示，在下面的图中将叠在一起的夹入式扩散阻挡和金属衬垫130的多个层(122、124、126和128)示出为单个层。
[0036]然后，使用任意合适沉积工艺(诸如在夹入式扩散阻挡和金属衬垫130上方溅射)来在晶片上形成金属种子层132 (图2H)。种子层132覆盖低k金属间电介质层118的顶表面上的夹入式扩散阻挡和金属衬垫130以及沟槽120的侧壁和底部。任选地，可以执行种子层回刻蚀(未示出)以减少沟槽120的顶角处的金属悬置。
[0037]金属种子层132优选地包括铜。在一个实施例中，金属种子层132未掺杂或基本均匀掺杂(例如，利用锰(Mn)或铝(Al))。在另一个实施例中，金属种子层132为非均匀掺杂并且呈现垂直掺杂梯度(即，金属种子层132中的掺杂剂种类的浓度根据深度递减而变化)。
[0038]现在参照图3，图3示出了曲线图，该曲线图图示了金属种子层132的、根据沟槽深度的掺杂浓度。参考标记300图示了垂直掺杂梯度，其中在低k金属间电介质层118的顶表面上以及在沟槽120的顶部处和附近存在较高的掺杂剂种类浓度，而在沟槽120底部处或附近的金属种子层132中存在很少甚至没有掺杂剂。另一方面，参考标记302图示了根据沟槽深度的基本均匀的掺杂浓度。作为示例性实现，相对均匀的掺杂浓度302可以在
0.5%左右并且非均匀掺杂浓度300的梯度可以从在沟槽底部处约为0%延伸到在沟槽顶部处约为5% -10%。沟槽深度例如可以约为100nm-200nm并且更具体地约为150nm。
[0039]在2012 年 11 月 20 日提交的、题为 “Copper Seed Layer For An InterconnectStructure Having A Doping Concentration Level Gradient”的、共同未决的美国专利申请N0.13/682，162 (律师案卷号328940-1412)中详细地描述了具有非均匀掺杂配置的金属种子层132的形成，这里通过参考并入该申请的公开内容。
[0040]再次参考图2A至图2K。然后在晶片上执行电镀工艺，以利用金属134填充沟槽120的剩余开口部分(图21)。在晶片的顶部之上也制作电镀金属。然后执行化学机械抛光(CMP)，以去除夹入式扩散阻挡和金属衬垫130、金属种子层132和电镀金属134的位于沟槽外部的多余且不想要的部分(图2J)。抛光操作进一步为准备用于进一步集成电路处理的晶片提供平坦顶表面。作为该进一步处理的一部分，可以在平坦顶表面上沉积电介质帽层136，以保护所形成的金属线和互连的材料和金属层以及低k金属间电介质层(图2K)。
[0041]然后可以根据需要重复图2B至图2K的工艺，以形成用于集成电路器件的附加金属化层。在该环境中，将理解，下接电接触部件116因而可以包括下接金属化层的填充沟槽，并且电介质帽层136因而可以包括低k金属间电介质层118内的层之一。
[0042]用于形成电介质帽层136的高温工艺的性能以及与集成电路的完成制造相关联的(诸如与进一步的金属化层的添加相关联的)其它热循环和处理操作的性能，造成掺杂剂种类从掺杂种子层132向电介质帽层136与填充沟槽的电镀金属134之间的界面138迁移。该迁移形成自对准金属帽132 (由图2K中界面138处的点画线示出)。
[0043]在诸如硬掩膜底切之类的其中可能存在衬垫间断的位置处，夹入式扩散阻挡和衬垫130的保形淀积(例如通过化学气相沉积(CVP)或原子层沉积(ALD))的第一金属衬垫层124用于防止在后续沉积的金属种子层132中发生断裂。附加地，即使金属种子层132的覆盖在关键位置处是裕量的，夹入式扩散阻挡和衬垫130的保形沉积的第一金属衬垫层124在利用金属134填充沟槽120的剩余开口部分的电镀工艺期间也支持当前流程。通过在夹入式扩散阻挡和金属衬垫130的扩散阻挡层122和126之间定位保形沉积的第一金属衬垫层124的情况下形成夹入式扩散阻挡和衬垫130，扩散阻挡层122和126起到确保保形沉积的第一金属衬垫层124无法扩散到低k金属间电介质层118或电镀填充金属134中的作用。最后，附加的扩散阻挡层126将金属种子层132与保形沉积的第一金属衬垫层124隔开，并且因而支持掺杂剂种类从金属种子层132有效迁移到电介质帽层136与填充沟槽120的电镀金属134之间的界面138。作为结果，包括图2K所示结构的集成电路相对于图1I的实施例而言拥有减小的铜线电阻、界面处阻挡或粘合层的更好的形成以及更好的可靠性(较低的电路故障率)。
[0044]尽管关于大马士革工艺进行了图示说明，但将理解到的是，这里描述的用于形成夹入式扩散阻挡和金属衬垫130的方法，可等同地适用于双大马士革工艺，以及本领域已知的用于利用金属材料填充集成电路器件的沟槽类似结构的其它工艺。
[0045]选择用于金属种子层132和电镀金属134的金属典型地为铜。掺杂剂种类可以包括猛(Mn)或招(Al) ο
[0046]通过示例性且非限制性示例提供的前面的描述例示了本实用新型示例性实施例的全面且详实的描述。然而，各种修改和调整对于相关领域技术人员而言，根据前面的描述，在结合附图和所附权利要求阅读时可以变得显而易见。但是，本实用新型的教导的所有这样的以及类似的修改仍将落入所附权利要求限定的本实用新型范围内。
【权利要求】
1.一种半导体装置，其特征在于，包括: 在电介质层中形成的沟槽； 对所述沟槽进行加衬的第一扩散阻挡层； 对所述沟槽进行加衬的第一保形金属衬垫层； 对所述沟槽进行加衬的第二扩散阻挡层； 对所述沟槽进行加衬的金属种子层；以及 填充所述沟槽的金属填充。
2.根据权利要求1所述的半导体装置，其特征在于，进一步包括:对所述沟槽进行加衬的第二金属衬垫层，所述第二金属衬垫层在所述第二扩散阻挡层与所述金属种子层之间。
3.根据权利要求1所述的半导体装置，其特征在于，所述金属填充的沟槽限定集成电路的互连结构。
4.根据权利要求1所述的半导体装置，其特征在于，进一步包括:形成在所述金属填充的沟槽上方的电介质帽层。
5.根据权利要求4所述的半导体装置，其特征在于，进一步包括:形成在所述金属填充的沟槽与所述电介质帽层之间的界面处的自对准金属帽。
6.一种半导体装置，其特征在于，包括: 包括沟槽的电介质层； 对所述沟槽进行加衬的夹入式的扩散阻挡和金属衬垫结构； 在所述夹入式的扩散阻挡和金属衬垫结构上方的金属种子层；以及 填充所述沟槽的金属填充； 其中所述夹入式的扩散阻挡和金属衬垫结构包括:夹在第一扩散阻挡层与第二扩散阻挡层之间的保形金属衬垫层。
7.根据权利要求6所述的半导体装置，其特征在于，所述夹入式的扩散阻挡和金属衬垫结构进一步包括:在所述第二扩散阻挡层与所述金属种子层之间的第二金属衬垫层。
【文档编号】H01L21/768GK203659849SQ201320689210
【公开日】2014年6月18日 申请日期:2013年10月30日 优先权日:2012年11月20日
【发明者】牛成玉, A·H·西蒙, T·博洛姆 申请人:意法半导体公司, 国际商业机器公司, 格罗方德公司