具有高支护外围焊料凸块的晶片级封装器件的制作方法
【专利摘要】本申请公开了晶片级封装器件及所述器件的制作技术，所述器件包括电连接至基础集成电路芯片的第二集成电路芯片，其中所述第二集成电路芯片在具有焊料凸块的多个高支护外围立柱之间被放置在所述基础集成电路芯片上并被连接到所述基础集成电路芯片。在复数个实现方式中，根据本申请的采用实例的技术的晶片级封装器件包括基础集成电路芯片，具有焊料凸块的多个高支护外围立柱，和第二集成电路芯片，所述第二集成电路芯片被电连接至所述基础集成电路芯片并被放置在所述基础集成电路芯片上位于具有焊料凸块的高支护外围立柱阵列的中心。
【专利说明】具有高支护外围焊料凸块的晶片级封装器件
[0001]相关申请的交叉引用
[0002]本申请要求享有2013年3月13日提交的、题为“WAFER-LEVEL PACKAGE DEVICEHAVING HIGH-STANDOFF PERIPHERAL SOLDER BUMPS”的美国临时申请N0.61/779，635 的权益。美国临时申请N0.61/779，635的整体通过引用被合并于此。
【技术领域】
[0003]本申请涉及晶片级封装器件及所述器件的制作方法。
【背景技术】
[0004]封装技术已发展到开发更小的、更便宜的、更可靠的、并且环境更友好的封装。例如，采用可直接表面安装的封装的芯片级封装技术已被开发，所述封装具有不大于集成电路芯片面积的1.2倍的表面积。晶片级封装(WLP)是一种芯片级封装技术，其包含各种各样的技术，集成电路芯片借此在分割之前以晶片级被封装。晶片级封装将晶片制作工艺延伸到包括器件互连和器件保护工艺。因此，晶片级封装通过考虑到晶片制作，封装，测试，和老化工艺在晶片级的集成而使制造工艺一体化。
[0005]在半导体器件的制造中使用的传统制作工艺采用显微光刻法将集成电路图案形成到由诸如硅，砷化镓等等的半导体形成的圆形晶片上。典型地，被形成图案后的晶片被分割成单独的集成电路芯片或裸片以便将这些集成电路从彼此分开。这些单独的集成电路芯片利用各种各样的封装技术被组装或封装以便形成可被安装至印刷电路板的半导体器件。
【发明内容】
[0006]用于制作晶片级封装半导体器件的技术被描述，所述晶片级封装半导体器件具有类似于采用扁平无引脚(例如，QFN)封装技术的那些器件的形状因数(form factors)。在一个或多个实现方式中，晶片级封装器件包括集成电路芯片(例如，裸片)，其具有形成在所述集成电路芯片上面的至少一个立柱(例如，铜立柱)。所述立柱被构造成向所述集成电路芯片提供电互连。构造成支撑所述立柱的封装结构被形成在所述集成电路芯片的表面上。在一个或多个实现方式中，第二集成电路器件可以被安装至所述集成电路芯片使得所述集成电路器件与所述集成电路芯片处于电通信。所述第二集成电路器件至少部分地由所述封装结构封装。
[0007]本“
【发明内容】
”被提供以便以简化的形式引入对下面在“【具体实施方式】”中被进一步描述的概念的选择。本“
【发明内容】
”并不意在确定所要求保护的主题的关键特征或基本特征，其也不意在被用作确定所要求保护的主题的范围时的一种辅助。
【专利附图】
【附图说明】
[0008]详细的说明通过参考附图而被描述。在说明书和附图中的不同实例中对相同附图标记的使用可以指代类似的或相同的特征。
[0009]图1A为举例说明根据本申请实例的实现方式的晶片级封装器件的概略的局部横截面侧视图，其中所述晶片级封装器件包括具有基础集成电路芯片器件、形成在所述基础集成电路芯片器件上的具有高支护外围结构的至少一个立柱、和电连接至所述基础集成电路芯片器件的第二集成电路芯片器件的单一的器件构造。
[0010]图1B为举例说明根据本申请实例的实现方式的晶片级封装器件的概略的局部横截面侧视图，其中所述晶片级封装器件包括具有基础集成电路芯片器件、形成在所述基础集成电路芯片器件上的具有高支护外围结构的至少一个立柱、和电连接至所述基础集成电路芯片器件的第二集成电路芯片器件的单一的器件构造。
[0011]图2为举例说明在实例的实现方式中用于制作晶片级封装器件，诸如图1A和IB中所示的器件的工艺流程图。
[0012]图3A为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和IB中所示的器件的概略的局部横截面侧视图。
[0013]图3B为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和IB中所示的器件的概略的局部横截面侧视图。
[0014]图3C为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和IB中所示的器件的概略的局部横截面侧视图。
[0015]图3D为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和IB中所示的器件的概略的局部横截面侧视图。
[0016]图3E为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和IB中所示的器件的概略的局部横截面侧视图。
[0017]图3F为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和IB中所示的器件的概略的局部横截面侧视图。
【具体实施方式】
[0018]概述
[0019]晶片级封装是一种芯片级封装技术，其包含各种各样的技术，集成电路芯片借此在分割之前以晶片级被封装。晶片级封装将晶片制作工艺延伸到包括器件互连和器件保护工艺。因此，晶片级封装通过考虑到晶片制作，封装，测试，和老化工艺在晶片级的集成而使制造工艺一体化。较之于某些封装技术(例如，扁平无引脚(QFN))，晶片级封装因为封装发生在晶片级通常实现起来成本更低，而扁平无引脚封装是在带级(strip level)被完成。
[0020]随着计算机应用数量的增加，由集成电路提供的更大量的处理功能性和存储功能性可能是必需的。然而，所需电路的数量越大可能相关的是在多媒体器件中所需的物理空间越大。3D裸片可以利用集成为单一器件的两层或多层电子元件构造而成，通常由堆叠和处理半导体晶片构造而成。这些电子元件可以被堆叠以形成单一的电路。将硅芯片嵌入到有源器件晶片上进行3D集成是有利的，以便节省物理空间并提供增加的功能性。
[0021 ]因此，包括电连接至基础集成电路芯片的第二集成电路芯片的器件和制作技术被描述，其中所述第二集成电路芯片在具有焊料凸块的多个高支护(high standoff)外围立柱之间被放置在所述基础集成电路芯片上并被连接至所述基础集成电路芯片。在复数个实现方式中，采用根据本申请的实例的技术的晶片级封装器件包括基础集成电路芯片，具有焊料凸块的多个高支护外围立柱，和被电连接至并被放置在所述基础集成电路芯片上位于具有焊料凸块的高支护外围立柱阵列的中心的第二集成电路芯片。在复数个实现方式中，采用根据本申请的实例的技术的用于制作所述晶片级封装器件的工艺包括在处理过的基础集成电路芯片上形成至少一个立柱，其中所述至少一个立柱具有高支护外围结构，以及将第二集成电路芯片器件放置在所述基础集成电路芯片器件上位于具有高支护外围结构的所述至少一个立柱的中心。一旦从晶片被单体化，这些器件可以被安装到印刷电路板或其它的半导体器件以形成电子器件，并且所述焊料凸块可以提供与印刷电路板的焊盘连接的电连接。
[0022]实例的实现方式
[0023]图1举例说明了根据本申请实例的实现方式的晶片级封装器件100。在某些实现方式中，晶片级封装器件100可以包括晶片级集成电路封装器件。如图1A和IB所示，晶片级封装器件100包括基础集成电路芯片102，所述基础集成电路芯片102包括形成于其中的一个或多个集成电路。基础集成电路芯片102可以被包括为半导体晶片衬底的一部分，所述半导体晶片衬底诸如娃晶片(例如，P型晶片，η型晶片，等等)，错晶片，等等，包括形成于其中的一个或多个集成电路。这些集成电路可以通过适当的前段制程(FEOL)制作技术而被形成在半导体晶片衬底的表面附近。在不同的实现方式中，这些集成电路可以包括数字集成电路，模拟集成电路，混合信号集成电路，它们的组合，等等。
[0024]如图1A到IB所示，晶片级封装器件100包括具有高支护外围结构的至少一个立柱104。在某些实现方式中，高支护外围结构立柱104可以包括具有高度大于第二集成电路芯片106 (和第二集成电路芯片106上的任何附加结构)的立柱104，其中第二集成电路芯片106被构造成被放置于高支护外围立柱104的阵列中心并且其中第二集成电路芯片106被连接至基础集成电路芯片102。在一个实现方式中，晶片级封装器件100包括立柱104，它们为经适当的制造工艺诸如双重叠层/沉积工艺制作的铜立柱。其它的工艺也可以被应用来制作这些立柱104，例如，镀铜工艺。立柱104可以用于提供基础集成电路芯片102和另一半导体器件(例如，另一集成电路芯片，印刷电路板，等)之间的电互连以及用于作为裂纹传播的物理障碍、用于减少焊接应力、并用于减少焊接电流密度(例如，减缓电迁移)。在特定的实现方式中，晶片级封装器件100包括具有高支护外围结构的二十个立柱104的阵列，其中所述立柱被构造成使得第二集成电路芯片106可被放置在立柱104阵列的中心。
[0025]另外，每个立柱104可以包括设置在立柱104 —端上的焊料凸块112，其被构造成起着至另一半导体器件的电/机械连接的作用。在这些实施方式中，立柱104至少部分地延伸到焊料凸块112内以减轻至这些焊料凸块112的热应力。在复数个实现方式中，焊料凸块112可以由诸如锡-银-铜(Sn-Ag-Cu)合金焊料(B卩，SAC)，锡-银(Sn-Ag)合金焊料，锡-铜(Sn-Cu)合金焊料，等等的无铅焊料组分制成。在复数个实现方式中，具有焊料凸块的高支护外围立柱104的阵列可以包括构造成将焊料凸块112抬高至总体上比第二集成电路芯片106的高度高的高度的立柱104。在这些实现方式中，被抬高的焊料凸块112可以被构造成起着至另一半导体或电气装置(例如，印刷电路板，集成电路芯片，等)的电/机械连接的作用。因此，在保持晶片级封装中的固有好处(例如，更低成本，更小封装尺寸，大引脚数，等)的同时，晶片级封装器件100可以提供对包含于类似于其它器件所提供的器件封装内部的设置在具有焊料凸块112的高支护外围立柱104之间的第二集成电路芯片106的机械保护。另外，具有焊料凸块112的高支护外围立柱104可以更好地实现紧凑的3D IC晶片级封装并提供增加的功能性。
[0026]如图1A和IB所示，晶片级封装器件100包括连接至基础集成电路芯片102的第二集成电路芯片106。第二集成电路芯片106可以包括形成于其中的一个或多个集成电路，所述一个或多个集成电路可以包括数字集成电路，模拟集成电路，混合信号集成电路，它们的组合，等。第二集成电路芯片106可以以各种方式被连接至基础集成电路芯片102。在某些实现方式中并且如图1A中举例说明的，第二集成电路芯片106可以利用粘附性化合物而被连接至基础集成电路芯片102。在这些实现方式中，例如，第二集成电路芯片106可以利用硅通孔技术(“TSV”)被电连接至基础集成电路芯片102。在其它的实现方式中，第二集成电路芯片106可以利用引线被电连接至基础集成电路芯片102。当第二集成电路芯片106利用粘合剂被连接至基础集成电路芯片102时，焊料凸块108的阵列可以被设置在第二集成电路芯片106的一侧上(例如，相反于构造成被粘附至基础集成电路芯片102的那侧)，其中这些焊料凸块108被构造成起着至另一电气或半导体器件(例如，印刷电路板，集成电路芯片，等)的电连接的作用。另外，设置在第二集成电路芯片106上的焊料凸块108阵列可以位于与设置在高支护外围立柱104上的(复数个)焊料凸块112近似相同的高度，使得设置在第二集成电路芯片106上的(复数个)焊料凸块108可以与高支护外围结构的立柱104上的焊料凸块112被电连接至相同的电气或半导体器件。
[0027]在其它的实现方式中并且如图1B中举例说明的，第二集成电路芯片106可以利用焊料凸块108的阵列和/或引线114被连接至基础集成电路芯片102并与其处于电通信。在该实现方式中，第二集成电路芯片106可以被连接至基础集成电路芯片102并被设置在(复数个)高支护外围立柱104阵列的中心。当第二集成电路芯片106利用焊料凸块108阵列被连接至基础集成电路芯片102时，第二集成电路芯片106的表面可以位于设置在(复数个)高支护外围立柱104上的(复数个)焊料凸块112的下方。在复数个实现方式中，第二集成电路芯片106可以利用其它方法或方法的组合(例如，引线，焊料凸块，TSV，重分布层(“RDL”)，等)被电连接至基础集成电路芯片102或另一电子器件。放置第二集成电路芯片106可以包括安装到基础集成电路芯片102表面的上方和安装至基础集成电路芯片102表面。在某些实现方式中，第二集成电路芯片106可以被定位在设置于基础集成电路芯片102上的电互连结构(例如，重分布层，焊料球阵列，引线框，等)上方，同时第二集成电路芯片106被设置在(复数个)高支护外围立柱104阵列的中心。
[0028]如在图1B中举例说明的，晶片级封装器件100可以包括设置在第二集成电路芯片106和基础集成电路芯片102之间位于这些焊料凸块108之间的开放空间中的底部填充层(underfill layer) 110。底部填充层110可以发挥作用以便保护焊料凸块108与第二集成电路芯片106的一部分免受湿气，污染物，及其它的环境危险因素。在复数个实施方式中，底部填充层110可以将第二集成电路芯片106的表面机械地连接至基础集成电路芯片102，由此减少第二集成电路芯片106和基础集成电路芯片102的膨胀之间的差异。底部填充层110还防止焊料凸块108被第二集成电路芯片106和基础集成电路芯片102的热膨胀之间的差异导致的剪应力损伤。在复数个实现方式中，底部填充层110包括基本上设置在第二集成芯片106下方的非导电性材料(例如，环氧基树脂)。
[0029]复数个额外的层(例如，电互连，封装层，介电和/或钝化层，和/或构造成起电/机械/结构支撑作用的层，封装层，等)可以在第二集成电路芯片106和高支护外围立柱104之外被增加到晶片级封装器件100。进一步地，晶片级封装器件100可以在复数个额外的层形成之后被单体化(singulated)成单独的半导体器件并被连接至印刷电路板(未示出)，由此形成电子器件。印刷电路板可以包括被用来机械地支撑并利用导电性通路，轨道或从层叠到非导电性衬底上的铜片蚀刻出的信号轨迹电连接电子元件(例如，所述单独的半导体器件)的电路板。因此，第二集成电路芯片106通过使实现单封装系统(system-1n-a-package)能力而给予晶片级封装器件100额外的功能性。
[0030]实例的制作工艺
[0031]图2举例说明了采用晶片级封装技术来制作半导体器件的实例的工艺200，所述半导体器件包括设置在具有焊料凸块112的多个高支护外围立柱104中心的第二集成电路芯片106，诸如图1A到IB中所示的晶片级封装器件100。图3A到3F举例说明了被用来制作半导体器件(诸如图1A和IB中所示的晶片级封装器件100)的实例的基础集成电路芯片302，第二集成电路芯片306，和高支护外围立柱304阵列的截面300。
[0032]相应的，基础集成电路芯片被处理(方框202)。图3A举例说明了基础集成电路芯片302的一部分，在通过适当的FEOL制作技术被处理后，其包括半导体衬底，所述半导体衬底包括形成于其中的一个或多个集成电路。处理基础集成电路芯片302可以包括处理诸如娃晶片(例如，P型晶片，η型晶片,等等)，错晶片，等等的半导体晶片衬底的一部分，所述半导体晶片衬底包括形成于其中的一个或多个集成电路。被处理的集成电路可以以各种各样的方式被构造。例如，被处理的集成电路可以是数字集成电路，模拟集成电路，混合信号集成电路，等等。被处理的集成电路被连接至提供电触头的一个或多个导电的层(例如，凸起接口，重分布层，等)，这些集成电路通过所述电触头被互连至与基础集成电路芯片302相关的其它的元件，诸如印刷电路板，第二集成电路芯片306，等。在一实现方式中，处理基础集成电路芯片302包括处理构造成接收被拾放的(pick-and-placed)第二集成电路芯片306的硅晶片，其中所述硅晶片已利用FEOL技术被处理。
[0033]至少一个高支护外围立柱被形成在基础集成电路芯片上(方框204)。图3B举例说明了形成高支护外围立柱304的阵列。高支护外围立柱304可以利用各种方法被形成。在一实现方式中，形成高支护外围立柱304包括利用适当的镀铜工艺。在另一实施方式中，形成高支护外围立柱304包括使用层叠/沉积工艺。高支护外围立柱304的尺寸、形状、和大小可以根据晶片级封装器件100的各种设计/制作考虑而改变。在复数个实现方式中，高支护外围立柱304被大致地形成至大于第二集成电路芯片306的高度。当第二集成电路芯片306被处理成在第二集成电路芯片306的离基础集成电路芯片302最远的一侧上具有焊料凸块308的阵列时，高支护外围立柱304可以以其中焊料凸块308在高度上与焊料凸块312近似相等的高度被形成。在一个实施方式中，高支护外围立柱304可以自基础集成电路芯片302延伸至从大约三十五微米(35 μ m)到大约六十微米(60 μ m)的高度。在某些实现方式中，高支护外围立柱304的形状可以包括圆柱形横截面，矩形横截面，或梯形横截面。
[0034]形成高支护外围立柱304可以包括形成设置在高支护外围立柱304 —端(例如，与基础集成电路芯片302相反的端)上的焊料凸块312。在某些实施方式中，在立柱304上形成焊料凸块312可以包括在立柱304上放置焊剂并在所述焊剂上将焊料球定位到立柱304上。焊料球可以由所述焊剂保持至立柱304直到晶片级封装器件100经受适当的回流工艺。然后所述焊料球在立柱304上面被回流以形成焊料凸块312。
[0035]此外，复数个焊料凸块可以被形成在第二集成电路芯片上(方框206)。如在图3D中举例说明的，第二集成电路芯片306可以包括焊料凸块308，其被构造成起着第二集成电路芯片306和另一器件诸如基础集成电路芯片302之间的电和/或机械连接的作用。在第二集成电路芯片306上形成焊料凸块308可以包括使用适当的沉积方法(例如锡膏印刷，蒸发，电镀，喷射，柱状凸块(stud bumping),等)。在一个实现方式中，形成焊料凸块308包括施加锡膏至第二集成电路芯片306上的预定位置，其中所述锡膏被构造成随后被回流并形成晶片级封装器件100和另一元件(例如，印刷电路板，另一集成电路芯片，等)之间的连接。在一实现方式中，焊料凸块308利用落球工艺被形成在第二集成电路芯片306上。在该实现方式中，至少一个固态的、预先形成的焊料球可以利用落球工艺而被落下。在另一实施方式中，在第二集成电路芯片306上形成至少一个焊料凸块308包括将液态或熔融形式的焊料球放置在第二集成电路芯片306上(例如，放置在作为第二集成电路芯片306的一部分而被包括的焊料短突出部上)。在这些实施方式中，通过加热焊料球和接触材料，所述焊料球可以被粘接至下面的第二集成电路芯片306以形成焊料凸块308。
[0036]第二集成电路芯片被放置在基础集成电路芯片上(方框208)。第二集成电路芯片306可以以各种各样的方式被放置在基础集成电路芯片302上。在某些实现方式中，第二集成电路芯片306可以利用表面贴装技术和拾放机而被放置。在某些实现方式中并如图3D中所示，第二集成电路芯片306可以采用诸如聚酰亚胺，环氧树脂，或充银玻璃的粘合剂利用裸片安装(dieattach)技术被安装至基础集成电路芯片302。在某些实现方式中，粘合剂可以以受控的量被分配到基础集成电路芯片302上，并且然后第二集成电路芯片306可以被安装到基础集成电路芯片302。在其它的实现方式中，粘合剂可以在将第二集成电路芯片306放置在基础集成电路芯片302上之前以受控的量被分配到第二集成电路芯片306上。在某些实现方式中并如图3E中所示，第二集成电路芯片306可以利用倒装芯片技术而被放置在基础集成电路芯片302上。在这些实现方式中，将第二集成电路芯片306放置或安装至电路(例如，电路板，基础集成电路芯片302，等)可以包括倒装第二集成电路芯片306(例如，倒装芯片)使得具有电连接(例如，焊料凸块308)的一侧正面朝下，并且第二集成电路芯片306可以被对准使得其焊料凸块308 (或其它电连接结构)与基础集成电路芯片302上的匹配的焊盘对准。随后的回流工艺可以被用来熔化这些焊料凸块并将这些焊料固定至凸起界面。另外的工艺可以被用来将第二集成电路芯片306放置和安装至基础集成电路芯片302,诸如引线接合(wirebonding)构造成起第二集成电路芯片306和基础集成电路芯片302之间的电连接作用的至少一根引线314。
[0037]下一步，底部填充层可以被形成在第二集成电路芯片和基础集成电路芯片之间(方框210)。如图3F中所示，底部填充层310可以被形成在第二集成电路芯片306和基础集成电路芯片302之间的开放空间中(例如，在焊料凸块之间的)。形成底部填充层310可以包括沿第二集成电路芯片306边缘的针头分配。然后毛细管作用将所分配的底部填充材料(例如，非导电性材料，诸如聚合物或环氧树脂)向内吸引直到该开放空间被填充。随后，热固化被执行以形成永久结合。
[0038]晶片级封装器件100然后经受单体化工艺(方框212)以便将晶片级封装器件单体化成单独的堆叠裸片(例如，堆叠的半导体封装器件)。该单体化工艺可以包括利用常规的单体化技术(芯片锯切，划线切断(scribe-and-break)技术,等)。
[0039]结论
[0040]尽管该主题已经以针对结构特征和/或工艺操作的语言进行描述，将被理解的是，限定于所附的权利要求中的主题不必然地限于上述的特定特征或动作。相反，上述的特定特征或动作作为实现这些权利要求的实例的形式被公开。
【权利要求】
1.一种晶片级封装器件，其包括: 基础集成电路芯片器件； 形成在所述基础集成电路芯片器件上的至少一个立柱，其中所述至少一个立柱具有高支护外围结构并且包括形成在所述立柱上的至少一个焊料凸块；和 电连接至所述基础集成电路芯片器件的第二集成电路芯片器件，所述第二集成电路芯片器件设置在具有高支护外围结构的所述至少一个立柱的中心。
2.如权利要求1所述的晶片级封装器件，其中所述基础集成电路芯片包括硅晶片。
3.如权利要求1所述的晶片级封装器件，其中所述至少一个立柱包括至少一个铜立柱。
4.如权利要求1所述的晶片级封装器件，其中所述第二集成电路芯片器件被以粘合剂连接至所述基础集成电路芯片并且包括在背离所述基础集成电路芯片的一侧上的至少一个焊料凸块。
5.如权利要求1所述的晶片级封装器件，其中所述第二集成电路芯片器件被以焊料凸块阵列连接至所述 基础集成电路芯片。
6.如权利要求5所述的晶片级封装器件，进一步包括设置在所述基础集成电路芯片器件和所述第二集成电路芯片之间的底部填充层，其中所述底部填充层围绕所述焊料凸块阵列。
7.如权利要求6所述的晶片级封装器件，其中所述底部填充层包括环氧树脂。
8.一种电子装置，其包括: 印刷电路板；和 连接至所述印刷电路板的晶片级封装器件，所述晶片级封装器件包括 基础集成电路芯片器件； 形成在所述基础集成电路芯片器件上的至少一个立柱，其中所述至少一个立柱具有高支护外围结构并且包括形成在所述立柱上的至少一个焊料凸块；和 电连接至所述基础集成电路芯片的第二集成电路芯片器件，所述第二集成电路芯片设置在具有高支护外围结构的所述至少一个立柱的中心。
9.如权利要求8所述的晶片级封装器件，其中所述基础集成电路芯片包括硅载体晶片。
10.如权利要求8所述的晶片级封装器件，其中所述至少一个立柱包括至少一个铜立柱。
11.如权利要求8所述的晶片级封装器件，其中所述第二集成电路芯片器件被以粘合剂连接至所述基础集成电路芯片并且包括在背离所述基础集成电路芯片的一侧上的至少一个焊料凸块。
12.如权利要求8所述的晶片级封装器件，其中所述第二集成电路芯片器件被以焊料凸块阵列连接至所述基础集成电路芯片。
13.如权利要求12所述的晶片级封装器件，进一步包括设置在所述基础集成电路芯片器件和所述第二集成电路芯片之间的底部填充层，其中所述底部填充层围绕所述焊料凸块阵列。
14.如权利要求13所述的晶片级封装器件，其中所述底部填充层包括环氧树脂。
15.一种工艺方法，其包括: 在处理过的基础集成电路芯片上形成至少一个立柱，其中所述至少一个立柱具有高支护外围结构，所述至少一个立柱包括焊料凸块； 将第二集成电路芯片器件放置在所述基础集成电路芯片器件上，其中所述第二集成电路芯片被设置在具有高支护外围结构的所述至少一个立柱的中心。
16.如权利要求15所述的工艺方法，其中处理所述第一集成电路芯片包括处理硅晶片。
17.如权利要求15所述的工艺方法，其中形成所述至少一个立柱包括形成至少一个铜立柱。
18.如权利要求15所述的工艺方法，其中放置所述第二集成电路芯片包括利用粘合剂将所述第二集成电路芯片放置在所述基础集成电路芯片上。
19.如权利要求18所述的工艺方法，其中利用粘合剂将所述第二集成电路芯片放置在所述基础集成电路芯片上包括将焊料凸块阵列放置在所述第二集成电路芯片的背离所述基础集成电路芯片的一侧上。
20.如权利要求15所述的工艺方法，其中放置所述第二集成电路芯片包括利用焊料凸块阵列将所述第二集成 电路芯片放置在所述基础集成电路芯片上。
【文档编号】H01L23/488GK104051393SQ201410092684
【公开日】2014年9月17日 申请日期:2014年3月13日 优先权日:2013年3月13日
【发明者】A·S·科尔卡, V·汉德卡尔, H·D·阮 申请人:马克西姆综合产品公司