双图案化技术中减少颜色密度差异的针脚嵌入的制作方法
【专利摘要】本发明涉及双图案化技术中减少颜色密度差异的针脚嵌入，揭示能减少两个互补曝光掩模及/或布局的窗口之间的密度差异的方法以及用于执行该方法的设备。具体实施例包括：决定具有待由第一及第二掩模解析的特征的IC设计中的层；通过比较所述特征的第一集合的第一密度与所述特征的第二集合的第二密度来决定密度差异；决定在待由该第一掩模解析的第一特征的层上的区域；以及基于该密度差异，在该区域内嵌入待由该第二掩模解析的多边形。
【专利说明】双图案化技术中减少颜色密度差异的针脚嵌入
【技术领域】
[0001]本揭示内容是有关于半导体装置利用双图案化技术(DPT)的制造。本揭示内容尤其在设计阶段期间可用来在集成电路(IC)设计中产生针脚以减少DPT程序的两个互补曝光掩模之间的密度差异。
【背景技术】
[0002]在制造半导体装置时，企图减少两个互补曝光掩模之间的颜色密度差异的传统方法包括使用着色分配或使用有色虚拟填充物(colored dummy fill)及填充针脚。不过，着色分配很多时候过于严格；由于设计规则约束，改变着色分配会要求完全重新设计IC设计。此外，改变着色分配可能扰乱IC设计的设计阶层。例如，标准单元在大芯片中的每个实例化可能因背景的改变而需要不同的着色，因此，阶层无法保留。设计阶层的此一欠缺使标准IC设计工具(例如，设计规则检查引擎与自动化路由器)的运行时间变慢，这会增加整体设计周期。依赖虚拟填充物以嵌入有色多边形于IC设计的闲置空间(white space)中得以使着色分配更有设计弹性。不过，由于IC设计的密度随着每个技术节点的缩放而增力口，所以可用的闲置空间减少。也一直有人提议填充针脚(其为嵌入宽金属线的有色多边形)用来缓和密度平衡。不过，由于每个技术节点的设计缩放，而可能不使用宽金属线。
[0003]因此，亟须一种方法能减少DPT程序的两个互补曝光掩模之间的密度差异而允许IC设计有设计弹性，特别是高密度IC设计，以及用于完成该方法的设备。
【发明内容】
[0004]本揭示内容的一方面为一种用以减少DPT程序的两个互补曝光掩模的特征及/或布局中相邻窗口之间的密度差异的方法，其主要通过嵌入待由第一掩模解析的多边形(例如，针脚)至待由第二掩模解析的特征的区域内。
[0005]本揭示内容的另一方面为一种设备，其经组构成可决定待由第一掩模解析的多边形可嵌入待由第二掩模解析的特征的区域内。
[0006]本揭示内容的其它方面及特征会在以下说明中提出以及部分在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照权利要求书所特别提示，可实现及得到本揭示内容的优点。
[0007]根据本揭示内容，一些技术效果部分可用一种方法达成，该方法包括下列步骤:决定具有待由第一及第二掩模解析的特征的IC设计中的层；通过比较所述特征的第一集合的第一密度与所述特征的第二集合的第二密度来决定密度差异；决定在待由该第一掩模解析的第一特征的层上的区域；以及基于该密度差异，在该区域内嵌入待由该第二掩模解析的多边形。
[0008]数个方面包括:决定该区域的外缘与待由该第二掩模解析的特征的距离，其中该多边形的嵌入更基于该距离。其它方面包括:比较该距离与和该第一及/或该第二掩模关连的临界距离，其中该多边形的嵌入更基于该距离与该临界距离的比较。一些方面包括:通过比较所述特征的该第一集合的第一密度与所述特征的该第二集合的第二密度及该多边形的密度来决定第二密度差异；以及基于该第一及/或该第二密度差异来决定该区域的一部分，其中该多边形位于该部分内。其它方面包括:决定在待由该第一掩模解析的第二特征的层上的第二区域；基于该第一及该第二区域的面积比较来选择该第一或该第二区域，其中该多边形的嵌入更基于该第一及该第二区域的该面积比较；以及开始仅该IC设计中的一部分的设计规则检查，该部分包含该多边形。一些方面包括一种方法，其中该第一集合特征将会由该第一掩模解析，以及该第二集合特征将会由该第二掩模解析。其它方面包括一种方法，其中该第一集合特征安置于该层的第一部分内，以及该第二集合特征安置于该层中与该第一部分分开的第二部分内。其它方面包括:通过比较所述特征的该第一集合的第一密度与所述特征的该第二集合的第二密度及该多边形的密度来决定第二密度差异；比较该第二密度差异与阈值；以及基于该第二密度差异与该阈值的比较来决定是否嵌入待由该第二掩模解析的另一多边形。
[0009]本揭示内容的另一方面为一种装置，其经组构成可:决定具有待由第一及第二掩模解析的特征的IC设计中的层；通过比较所述特征的第一集合的第一密度与所述特征的第二集合的第二密度来决定密度差异；决定在待由该第一掩模解析的第一特征的层上的区域；以及基于该密度差异，在该区域内嵌入待由该第二掩模解析的多边形。
[0010]数个方面包括一种装置，其经组构成:决定该区域的外缘与待由该第二掩模解析的特征的距离，其中该多边形的嵌入更基于该距离。一些方面包括一种装置，其经组构成可:比较该距离与和该第一及/或该第二掩模关连的临界距离，其中该多边形的嵌入更基于该距离与该临界距离的比较。其它方面包括一种装置，其经组构成可:通过比较所述特征的该第一集合的第一密度与所述特征的该第二集合的第二密度及该多边形的密度来决定第二密度差异；以及基于该第一及/或该第二密度差异来决定该区域的一部分，其中该多边形位于该部分内。其它方面包括一种装置，其经组构成可:决定第二区域在待由该第一掩模解析的第二特征的层上；基于该第一及该第二区域的面积比较来选择该第一或该第二区域，其中该多边形的嵌入更基于该第一及该第二区域的该面积比较；以及开始仅该IC设计的一部分的设计规则检查，该部分包含该多边形。其它方面包括:其中该第一特征集合将会由该第一掩模解析，以及该第二特征集合将会由该第二掩模解析。一些方面包括，其中该第一特征集合安置于该层的第一部分内，以及该第二特征集合安置于该层中与该第一部分分开的第二部分内。其它方面包括一种装置，其经组构成可:通过比较所述特征的该第一集合的第一密度与所述特征的该第二集合的第二密度及该多边形的密度来决定第二密度差异；比较该第二密度差异与阈值；以及基于该第二密度差异与该阈值的比较来决定是否嵌入待由该第二掩模解析的另一多边形。
[0011]本揭示内容的另一方面为一种方法，其包括:决定具有待由至少第一及第二掩模解析的特征的IC设计中的层；决定所述特征的第一及第二集合的第一及第二密度；通过比较该第一及该第二密度来决定第一密度差异；决定所述特征的第三集合在待由该第一掩模解析的层中；基于各个特征的外缘是否与待由该第二掩模解析的特征分开临界距离，从该第三集合选出由一个或多个特征组成的第四集合，该临界距离与该第一及/或该第二掩模关连；根据该第一密度差异来决定目标区域；基于该第四集合的各个特征与该目标区域的面积比较，从该第四集合选出特征；决定该层中对应至该选定特征的位置及面积的区域；在该区域内嵌入待由该第二掩模解析的第一多边形；通过比较所述特征的该第一集合的第一密度与所述特征的该第二集合的第二密度及该多边形的密度来决定第二密度差异；以及在该第二密度差异超过阈值时，基于该第二密度差异来决定待由该第二掩模解析的另一多边形。
[0012]一些方面包括:基于该第一及/或该第二密度差异来决定该区域的一部分，其中该第一多边形位于该区域的该部分内；以及开始仅该IC设计中的一部分的设计规则检查，该IC设计的该部分包含该第一多边形。其它方面包括一种方法，其中该第一特征集合将会由该第一掩模解析，以及该第二特征集合将会由该第二掩模解析。一些方面包括一种方法，其中该第一集合特征安置于该层的第一部分内，以及该第二集合特征安置于该层中与该第一部分分开的第二部分内。
[0013]熟谙此艺者由以下详细说明可明白本揭示内容的其它方面及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其它及不同的具体实施例，以及在各种明显的方面，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。
【专利附图】
【附图说明】
[0014]在此用附图举例说明而不是限定本揭示内容，图中类似的组件用相同的组件符号表不。
[0015]图1及图2根据示范具体实施例示意图标针脚的形成；
[0016]图3根据示范具体实施例图标用于嵌入针脚的系统；
[0017]图4的流程图根据示范具体实施例图标用于嵌入针脚的程序；
[0018]图5至图11根据示范具体实施例示意图标用于减少DPT程序的两个互补曝光掩模之间的密度差异的程序；以及
[0019]图12图标可用来实施示范具体实施例的芯片组。
[0020]主要组件符号说明
[0021]100 衬底
[0022]103、105 特征
[0023]201针脚
[0024]300系统
[0025]301布局日志
[0026]303掩模密度模块
[0027]305针脚嵌入模块
[0028]307修改布局日志
[0029]309设计规则遵从模块
[0030]400方法
[0031]401决定布局的密度差异是否超过阈值
[0032]403决定至少一个针脚可嵌入该布局
[0033]405决定该针脚是否遵从设计规则
[0034]407嵌入针脚
[0035]500衬底
[0036]501、503特征
[0037]601、801区域
[0038]603距离
[0039]701针脚
[0040]703特征
[0041]901、1101针脚
[0042]1200芯片组
[0043]1201总线
[0044]1203处理器
[0045]1205内存
[0046]1207数字讯号处理器(DSP)
[0047]1209特殊应用集成电路(ASIC)。
【具体实施方式】
[0048]为了解释，在以下的说明中，提出各种特定的细节供彻底了解示范具体实施例。不过，显然没有所述特定细节或用等价配置仍可实施示范具体实施例。在其它情况下，众所周知的结构及装置用方块图图标以免不必要地混淆示范具体实施例。此外，除非明示，在本专利说明书及权利要求书中表示成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。
[0049]本揭示内容针对及解决目前DPT程序的两个互补曝光掩模及/或布局中相邻窗口的密度不平衡问题，特别是高密度IC设计。根据本揭示内容的具体实施例，主要是通过嵌入一个或多个针脚来解决问题。
[0050]此外，本领域技术人员由以下详细说明可明白本揭示内容的其它方面、特征及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其它及不同的具体实施例，以及在各种明显的方面，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。
[0051]请注意图1，根据示范具体实施例，衬底100 (例如，块硅衬底)设有DPT程序的特征103以及各自被分解成两个互补曝光掩模的第一及第二个的特征105。不过，特征103有比特征105的组合还低的密度，这可能导致由两个互补曝光掩模形成衬底100的可制造性及良率很差。如上述，利用颜色规则以及嵌入虚拟填充物及填充针脚以减少两个互补曝光掩模之间的密度差异不具弹性(inflexible)及/或无法减少密度差异。
[0052]请注意图2，根据示范具体实施例，在部分的特征105上方添加针脚201，而不违反任何设计规则检查(DRC)。如图标，针脚201实作成附加单元，因而不扰乱设计阶层。此外，针脚201与被另一掩模使用的空间重叠，因而不需要使用衬底100上的闲置空间。如图标，图1有87.5%的密度差异减到图2的68.1%，而有19.4%的改善。虽然图标成直线，然而针脚(例如，201)可具有各种尺寸及/或形状，例如，L形、圆形、矩形、方形及其类似者。
[0053]请注意图3，系统300包含布局日志(layout log) 301、掩模密度模块303、具有经修改的布局日志307的针脚嵌入模块305、以及设计规则遵从模块309。可组合模块303、305及309。另外，或替换地，可组合日志301及307。
[0054]掩模密度模块303经组构成比较撷取自布局日志301的密度与阈值。可决定布局窗口之间的密度差异以致能减少芯片的密度差异梯度。例如，掩模密度模块303通过比较第一部分的特征或布局的窗口的密度与第二部分的特征或布局的窗口的密度而决定密度差异。或者，可决定第一掩模所解析的特征与第二掩模所解析的特征在整个布局(例如，遍及芯片)(的一部分)内的密度差异以致能减少互补曝光掩模之间的密度差异。例如，掩模密度模块303通过比较要以第一掩模解析的第一特征的密度与要以第二掩模解析的第二特征的密度而决定密度差异。接下来，掩模密度模块303比较密度差异与阈值。该阈值可由晶圆厂定义为百分比密度差异、基于良率的评分及其类似者。掩模密度模块303可量化密度差异以及辨识区域及/或掩模(例如，感色模式(color-aware))以允许决定嵌入那些有色多边形(例如，针脚)。另外，掩模密度模块303在嵌入针脚(或数个)(例如，动态地)后可比较掩模密度以保证改善密度平衡。
[0055]嵌入模块305经组构成嵌入针脚于布局日志301中。例如，嵌入模块305接收一些密度以添加至布局日志301的第一掩模。接下来，嵌入模块305进行下列步骤:产生经修改的布局日志307，其对应至具有待由第一掩模解析的嵌入针脚的布局日志301 ;初始化经修改的布局日志307的设计规则检查；以及基于设计规则检查，嵌入针脚于布局日志301中。在设计规则检查表示由嵌入引起的不遵从时及/或在与该针脚的密度比较表示密度不平衡提高时，嵌入模块305可移除嵌入针脚。例如，嵌入模块305移除具有密度超过密度不平衡的阈值的针脚。
[0056]遵从模块309经组构成验证布局遵从规则集合。例如，遵从模块309执行辨识遵从设计规则的第一部分集合的特征集合的过滤功能。在另一实施例中，遵从模块309验证特定多边形或特征是在离该特定特征或多边形的预定距离内遵从设计规则的第二部分集合。在另一实施例中，遵从模块309用设计规则的全集(full set)验证整个布局。如本文所使用的，设计规则可包含DRC规则、DRC/DPT规则及其类似者。
[0057]请注意图4，根据示范具体实施例，其流程图是图标用于嵌入针脚的程序。为了图解说明，用图3的系统描述程序400。应注意，程序400的步骤可用任何适当顺序完成，以及用任何适当方式组合或分离。
[0058]在步骤401，掩模密度模块303决定布局的密度差异是否超过阈值。例如，掩模密度模块303决定密度差异，其通过比较待由储存于布局日志301 (或日志307)中的整个布局的第一掩模解析的特征与待由储存于布局日志301 (或日志307)中的整个布局的第二掩模解析的特征。掩模密度模块303则在密度差异在阈值内时结束程序400，以及在差异超过阈值时开始步骤403。
[0059]在步骤403，遵从模块309决定布局中是否有至少一个区域可嵌入待由特定掩模解析的针脚。例如，遵从模块309通过对储存于布局日志301中的整个布局进行一部分集合的规则检查来过滤可能嵌入针脚的区域及/或过滤先前由遵从模块309标示成不遵从的区域。遵从模块309则在无法辨识此一区域时结束程序400，以及在可辨识此一区域时开始步骤405。
[0060]在步骤405，遵从模块309决定针脚(如果嵌入的话)是否遵从设计规则集。例如，遵从模块309用在步骤403决定的多边形验证储存于布局日志301 (或307)中的整个布局是否遵从规则的全集。遵从模块309则在多边形造成不遵从时更新指出多边形造成不遵从的日志以及开始步骤401，以及在整个布局遵从时开始嵌入(步骤407)针脚于日志301 (或 307)中。
[0061]图5至图11根据示范具体实施例示意图标用于减少DPT程序的两个互补曝光掩模的密度差异的程序。为了图解说明，用图3的系统描述该程序。应注意，该程序的步骤可用任何适当顺序完成，以及用任何适当方式组合或分离。
[0062]图5至图11包含衬底500 (例如，块硅衬底)，其设有DPT程序的特征501以及各自被分解成两个互补曝光掩模的第一及第二个的特征503。
[0063]请注意图5，掩模密度模块303用至少一阈值决定特征501的密度超过特征503的组合密度，以及开始决定用于嵌入待由解析特征503的掩模解析的针脚的区域。
[0064]请注意图6，遵从模块309用与特征503分开的距离603 (例如，临界距离)决定区域601为用于嵌入针脚的可能区域。接下来，如图7所示，嵌入模块305嵌入待由解析特征503的掩模解析的针脚701。遵从模块309则对整个(或部分)布局进行完整的遵从检查以及辨识针脚701因为针脚701邻近特征703而造成不遵从。嵌入模块305则舍弃加上的针脚701。
[0065]请注意图8，遵从模块309用各自与特征503及703分开的距离603决定区域601及801为用于嵌入针脚的可能区域。接下来，如图9所示，嵌入模块305嵌入待由解析特征503的掩模解析的针脚901，因为区域601比区域801更靠近由掩模密度模块303辨识的目标区域。遵从模块309则决定整个布局有遵从设计规则的全集的针脚901。接下来，掩模密度模块303用至少一阈值决定特征501的密度仍然超过特征503及针脚901的组合密度，以及开始决定用于嵌入待由解析特征503的掩模解析的附加针脚及针脚901的区域。
[0066]请注意图10，遵从模块309用与特征503及针脚901分开的距离603决定区域801为用于嵌入针脚的可能区域。如图11所示，嵌入模块305嵌入待由解析特征503的掩模解析的针脚1101。如图标，针脚1101的尺寸小于区域801，使得针脚1101所增加的密度不会超过密度不平衡的数量。掩模密度模块303决定特征501与特征503、901及1101的组合密度的密度差异在阈值内，因此，结束程序400。
[0067]图1至图11的方法已在22x72微米平方的布局上证明过，其通过来自GL0BALF0UNDRIES9T20-LPM标准单元库的44个标准单元的随机布置产生。44个单元中，辨识及修改9个单元以便使用上述方法改善密度平衡。所述方法都在ml_el(例如，El)及ml_e2(例如，E2)层上进行。
[0068]表I汇总每个标准单元的密度平衡改善。只有嵌入E2针脚以缓和范例中的密度差异，因为由于固定电轨着色而使设计偏向E1。撇号(也就是，’)表示经修改的布局的性质。该范例实现达9.1%的改善。
[0069]
【权利要求】
1.一种方法，其包括: 决定具有待由第一及第二掩模解析的特征的集成电路(IC)设计的层； 通过比较所述特征的第一集合的第一密度与所述特征的第二集合的第二密度来决定密度差异； 决定在待由该第一掩模解析的第一特征的该层上的区域；以及 基于该密度差异，在该区域内嵌入待由该第二掩模解析的多边形。
2.根据权利要求1所述的方法，包括: 决定该区域的外缘与待由该第二掩模解析的特征的距离，其中，该多边形的嵌入更基于该距离。
3.根据权利要求2所述的方法，包括: 比较该距离与和该第一及/或该第二掩模关连的临界距离，其中，该多边形的嵌入更基于该距离与该临界距离的比较。
4.根据权利要求1所述的方法，包括: 通过比较所述特征的该第一集合的该第一密度与所述特征的该第二集合的该第二密度及该多边形的密度来决定第二密度差异；以及 基于该第一及/或该第 二密度差异来决定该区域的一部分，其中，该多边形位于该部分内。
5.根据权利要求1所述的方法，包括: 决定第二区域在待由该第一掩模解析的第二特征的该层上； 基于各该第一及该第二区域的面积比较来选择该第一或该第二区域，其中，该多边形的嵌入更基于各该第一及该第二区域的该面积比较；以及 开始仅该IC设计中的一部分的设计规则检查，该部分包含该多边形。
6.根据权利要求1所述的方法，其中，该第一集合特征将会由该第一掩模解析，以及该第二集合特征将会由该第二掩模解析。
7.根据权利要求1所述的方法，其中，该第一集合特征安置于该层的第一部分中，以及该第二集合特征安置于该层与该第一部分分开的第二部分中。
8.根据权利要求1所述的方法，包括: 通过比较所述特征的该第一集合的该第一密度与所述特征的该第二集合的该第二密度及该多边形的密度来决定第二密度差异； 比较该第二密度差异与阈值；以及 基于该第二密度差异与该阈值的比较来决定是否嵌入待由该第二掩模解析的另一多边形。
9.一种设备，其包括: 至少一个处理器；以及 包含用于一个或多个程序的计算机程序代码的至少一个内存， 该至少一个内存及该计算机程序代码经组构成以该至少一个处理器造成该设备至少执行下列: 决定具有待由第一及第二掩模解析的特征的集成电路(IC)设计的层； 通过比较所述特征的第一集合的第一密度与所述特征的第二集合的第二密度来决定密度差异； 决定在待由该第一掩模解析的第一特征的层上的区域；以及 基于该密度差异，在该区域内嵌入待由该第二掩模解析的多边形。
10.根据权利要求9所述的设备，其中，更造成该设备: 决定该区域的外缘与待由该第二掩模解析的特征的距离，其中，该多边形的嵌入更基于该距离。
11.根据权利要求10所述的设备，其中，更造成该设备: 比较该距离与和该第一及/或该第二掩模关连的临界距离，其中，该多边形的嵌入更基于该距离与该临界距离的比较。
12.根据权利要求9所述的设备，其中，更造成该设备: 通过比较所述特征的该第一集合的该第一密度与所述特征的该第二集合的该第二密度及该多边形的密度来决定第二密度差异；以及 基于该第一及/或该第二密度差异来决定该区域的一部分，其中，该多边形位于该部分内。
13.根据权利要 求9所述的设备，其中，更造成该设备: 决定在待由该第一掩模解析的第二特征的层上的第二区域； 基于各该第一及该第二区域的面积比较来选择该第一或该第二区域，其中，该多边形的嵌入更基于各该第一及该第二区域的该面积比较；以及 开始仅该IC设计的一部分的设计规则检查，该部分包含该多边形。
14.根据权利要求9所述的设备，其中，该第一集合特征将会由该第一掩模解析，以及该第二集合特征将会由该第二掩模解析。
15.根据权利要求9所述的设备，其中，该第一集合特征安置于该层的第一部分中，以及该第二集合特征安置于该层与该第一部分分开的第二部分中。
16.根据权利要求9所述的设备，其中，更造成该设备: 通过比较所述特征的该第一集合的该第一密度与所述特征的该第二集合的该第二密度及该多边形的密度来决定第二密度差异； 比较该第二密度差异与阈值；以及 基于该第二密度差异与该阈值的比较来决定是否嵌入待由该第二掩模解析的另一多边形。
17.一种方法，其包含: 决定具有待由至少第一及第二掩模解析的特征的集成电路(IC)设计的层； 各自决定所述特征的第一及第二集合的第一及第二密度； 通过比较该第一及该第二密度来决定第一密度差异； 决定所述特征的第三集合在待由该第一掩模解析的该层中； 基于各个特征的外缘是否与待由该第二掩模解析的特征分开临界距离，从该第三集合选出由一个或多个特征组成的第四集合，该临界距离与该第一及/或该第二掩模关连； 根据该第一密度差异来决定目标区域； 基于该第四集合的各个特征与该目标区域的面积比较来选择该第四集合的特征； 决定该层中对应至该选定特征的位置及面积的区域；在该区域内嵌入待由该第二掩模解析的第一多边形； 通过比较所述特征的该第一集合的该第一密度与所述特征的该第二集合的该第二密度及该第一多边形的密度来决定第二密度差异；以及 在该第二密度差异超过阈值时，基于该第二密度差异来决定待由该第二掩模解析的另一多边形。
18.根据权利要求17所述的方法，包括: 基于该第一及/或该第二密度差异来决定该区域的一部分，其中，该第一多边形位于该区域的该部分内；以及 开始仅该IC设计中的一部分的设计规则检查，该IC设计的该部分包含该第一多边形。
19.根据权利要求17所述的方法，其中，该第一集合特征将会由该第一掩模解析，以及该第二集合特征将会由该第二掩模解析。
20.根据权利要求17所述的方法，其中，该第一集合特征安置于该层的第一部分中，以及该第二集合特征安 置于该层与该第一部分分开的第二部分中。
【文档编号】H01L21/02GK104051234SQ201410092693
【公开日】2014年9月17日 申请日期:2014年3月13日 优先权日:2013年3月14日
【发明者】王道宁, S·马达范, 路易奇卡波迪耶西 申请人:格罗方德半导体公司