一种用于检测共晶键合中合金化程度的结构的制作方法
【专利摘要】本发明公布了一种用于检测共晶键合中合金化程度的结构，其特征在于：所述结构包括在共晶键合衬底上与键合层相连的测试电极，所述测试电极设置在键合层与键合衬底之间，覆盖键合层区域，所述测试电极上引出引线焊盘。本发明提供的用于检测键合中合金化程度的结构与方法，通过在键合环上直接制作电极与测试结构，可以单独测试晶圆上任何区域的合金情况，对工艺均匀性进行评估；本发明不受衬底材质的影响，可以在任何衬底或衬底上表面材料情况下进行合金化分析；本发明电极电阻的测试接法采用四探针法和阻值对比法，可以准确的测量出键合环电导率，精度与分辨率都远高于现有技术。
【专利说明】—种用于检测共晶键合中合金化程度的结构
【技术领域】
[0001]本发明涉及一种用于检测键合质量的结构，尤其涉及一种用于检测共晶键合中合金化程度的结构与方法。
【背景技术】
[0002]键合是两种固体通过“键”的方式相互结合的一种方式，原子可以使用电子以不同的方式键合，包括共价键、离子键以及金属键。
[0003]现代半导体技术中常用的键合技术包括:静电键合、热压键合、玻璃烧结键合、直接键合、共晶键合、有机物粘接键合等。其中共晶键合是一种通过两种或多种金属在一定比例下形成低熔点合金从而实现键合的技术。共晶键合具有不受衬底材料限制、受键合面粗糙度影响小、具有良好气密特性、工艺温度低等优点，是现今传感器晶圆级键合封装的常用技术。
[0004]共晶键合的质量受到多种因素的影响，包括:金属配比、键合压力、键合温度以及键合时间等。为了获得稳定的键合质量需要对键合后的结果进行测试。传统的测试方式包括剪切应力测试、剖面电子显微镜检测等，这两种手段都需要将样品结构破坏后才能得到键合质量的信息。因此一种能在不破坏样品的情况下检测共晶键合的合金化程度以及质量的方法极为重要。
【发明内容】
[0005]本发明的目的在于提供一种用于检测键合中合金化程度的结构与方法，以解决共晶键合质量的非破坏性检测问题。
[0006]本发明为实现上述目的，采用如下技术方案:
一种用于检测共晶键合中合金化程度的结构，其特征在于:所述结构包括在共晶键合衬底上与键合层相连的测试电极，所述测试电极设置在键合层与键合衬底之间，覆盖键合层区域，所述测试电极上引出引线焊盘。
[0007]其进一步特征在于:所述测试电极材料为导电性金属或化合物，可以为T1、Au、W、
Ni等。
[0008]所述电极可以包含两种形式:
一种为:所述测试电极为多个，均布在键合层下方，所述每个测试电极在不同位置引出多个所述引线焊盘。
[0009]另一种为:所述测试电极为一个，设置在键合层下方，所述引线焊盘在所述测试电极同侧等距引出。
[0010]本发明提供的用于检测键合中合金化程度的结构与方法，通过在键合环上直接制作电极与测试结构，可以单独测试晶圆上任何区域的合金情况，对工艺均匀性进行评估；本发明不受衬底材质的影响，可以在任何衬底或衬底上表面材料情况下进行合金化分析；本发明电极电阻的测试接法采用四探针法和阻值对比法，可以准确的测量出键合环电导率，精度与分辨率都远高于现有技术。
【专利附图】
【附图说明】
[0011]图1为发明结构示意图。
[0012]图2为测试电极在衬底上排布的第一种方案。
[0013]图3为测试电极在衬底上排布的第二种方案。
【具体实施方式】
[0014]如图1所示一种用于检测共晶键合中合金化程度的结构，包括在共晶键合衬底I上与键合层2相连的测试电极3，所述测试电极3设置在键合层2与键合衬底I之间，覆盖键合层2区域，所述测试电极上引出引线焊盘4。
[0015]所述电极可以包含两种形式:
一种如图2所示:所述测试电极3为多个，均布在键合层2下方，所述每个测试电极3在不同位置引出8个所述引线焊盘4。通过四线开尔文测试法分别检测键合界面的电阻值以及键合后合金的电阻值，测试1、I1、IV、V或IV、V、VI1、VIII号引线焊盘可进行键合后合金的阻值测试，测试1、IV、V、VIII号引线焊盘可进行键合界面的电阻值测试。在进行键合后合金的阻值测试时，分别在1、v (或IV、VIII)号焊盘施加恒定电流，并测量I1、IV (或V、VII)号焊盘电压即可获得准确的电阻值。在进行键合界面电阻值测试时，分别在ι、ν号焊盘上施加恒定电流，并测试IV、VIII号焊盘之间电压则可获得准确的键合界面电阻值，当键合材料合金化程度理想时界面电阻较低，当合金化程度不佳时界面电阻会出现显著增大。
[0016]另一种如图3所示:所述测试电极为一个，设置在键合层下方，所述引线焊盘在所述测试电极同侧等距引出。通过阻值对比法检测测试电极阻值，即通过测试任意两个相邻引线焊盘之间电阻值并与其他焊盘之间阻值比对即可获得不同区段键合共晶效果是否存
在差异。
【权利要求】
1.一种用于检测共晶键合中合金化程度的结构，其特征在于:所述结构包括在共晶键合衬底上与键合层相连的测试电极，所述测试电极设置在键合层与键合衬底之间，覆盖键合层区域，所述测试电极上引出引线焊盘。
2.根据权利要求1所述的用于检测共晶键合中合金化程度的结构，其特征在于:所述测试电极材料为导电性金属或化合物。
3.根据权利要求1或2所述的用于检测共晶键合中合金化程度的结构，其特征在于:所述测试电极为多个，均布在键合层下方，所述每个测试电极在不同位置引出多个所述引线焊盘。
4.根据权利要求1或2所述的用于检测共晶键合中合金化程度的结构，其特征在于:所述测试电极为一个，设置在键合层下方，所述引线焊盘在所述测试电极同侧等距引出。
【文档编号】H01L21/66GK103928364SQ201410148635
【公开日】2014年7月16日 申请日期:2014年4月14日 优先权日:2014年4月14日
【发明者】焦斌斌, 曾立天 申请人:江苏艾特曼电子科技有限公司