具有场电极的晶体管器件的制作方法

具有场电极的晶体管器件的制作方法
【专利摘要】本发明涉及具有场电极的晶体管器件。一种晶体管器件包含源区域、漂移区域和布置在该源区域与该漂移区域之间的基体区域。栅电极与该基体区域相邻并且通过栅电介质被电介质绝缘于该基体区域。场电极布置与漂移区域和基体区域相邻，在第一方向上与栅电极间隔开，并且包含场电极和场电极电介质，该第一方向与在其中源区域和漂移区域是间隔开的垂直方向正交。该场电极电介质将该场电极至少与该漂移区域电介质绝缘。该场电极布置具有与漂移区域相邻的第一宽度和与基体区域相邻的第二宽度并且该第一宽度大于该第二宽度。
【专利说明】具有场电极的晶体管器件

【技术领域】
[0001]本发明的实施例涉及晶体管器件，特别涉及具有场电极的晶体管器件。

【背景技术】
[0002]晶体管，特别是MOS (金属氧化物半导体)晶体管，诸如MOSFET (金属氧化物半导体场效应晶体管)或IGBT (绝缘栅双极型晶体管)被广泛地使用为诸如驱动应用、功率转换应用、汽车应用、消费者电子应用等之类的多种不同应用中的电子开关。对于那些晶体管，所希望的是，具有依赖于具体应用的预定义的电压阻断能力，并且具有低的导通电阻(在导通状态下晶体管的电阻)。
[0003]被使用为电子开关的MOS晶体管(其经常被称为功率MOS晶体管)包含基体区域与漏区域(在IGBT中还被称为发射极区域)之间的漂移区域。晶体管器件的导通电阻和电压阻断能力主要由基体区域与漏区域之间的这个漂移区域的长度和这个漂移区域的掺杂浓度所定义。大体上，导通电阻随着掺杂浓度增加和/或长度减少而减少。然而，增加的掺杂浓度和/或减少的长度可能引起减少的电压阻断能力。
[0004]一种增加电压阻断能力而不增加导通电阻的方式是提供与漂移区域相邻、与漂移区域电介质绝缘并且耦合到MOS晶体管的源端子的场电极。通常，功率晶体管包含多个并联连接的晶体管单元，其中这些晶体管单元中的每个包含场电极和两个相邻的场电极之间的漂移区域。
[0005]有需要提供包含场电极和具有减少的尺寸的晶体管器件。


【发明内容】

[0006]一个实施例涉及晶体管器件。该晶体管器件包含源区域、漂移区域和布置在该源区域与该漂移区域之间的基体区域、与基体区域相邻并且通过栅电介质与基体区域电介质绝缘的栅电极以及场电极布置。该场电极布置与漂移区域和基体区域相邻，在第一方向上与栅电极间隔开，并且包括场电极和场电极电介质，该第一方向与在其中源区域和漂移区域是间隔开的垂直方向正交。该场电极电介质将该场电极至少与该漂移区域电介质绝缘。该场电极布置具有与漂移区域相邻的第一宽度和与基体区域相邻的第二宽度，其中该第一宽度大于该第二宽度。
[0007]另一个实施例涉及用于形成晶体管器件的方法。该方法包含通过形成半导体基体的第一表面中的槽来形成场电极布置，在上槽部分中形成该槽的侧墙上的保护层，在未被该保护层覆盖的侧墙部分上和在槽的底部上形成电介质层并且至少在该电介质层上形成场电极。该方法进一步包含形成关于第一表面与该场电极布置水平间隔开的栅电极电介质和栅电极，形成与该栅电极相邻并且通过栅电介质与该栅电极电介质绝缘的基体区域并且在该基体区域中形成源区域。

【专利附图】

【附图说明】
[0008]下面参考附图来解释示例。附图用于图示在这里所公开的实施例的基本原理，以致仅图示对理解基本原理所必需的方面。附图未按比例绘制。在附图中，相同参考字符指示相似特征。
[0009]图1示出根据一个实施例的晶体管器件的垂直横截面视图。
[0010]图2示出在图1中所示出的晶体管器件的掺杂轮廓的一个实施例。
[0011]图3示出在图1中所示出的半导体器件上的顶视图。
[0012]图4示出在另一个垂直截面平面中在图1中所示出的晶体管器件的垂直横截面视图。
[0013]图5示出根据另一个实施例的晶体管器件的垂直横截面视图。
[0014]图6示出根据又一个实施例的晶体管器件的垂直横截面视图。
[0015]图7A-7F示出用于生产晶体管器件的场电极结构的方法的一个实施例。
[0016]图8示出在进一步方法步骤之后在图7F中所示出的器件拓扑。
[0017]图9A-9C图示用于形成根据一个实施例的场电极布置的场电极的方法步骤。

【具体实施方式】
[0018]在下面的详细描述中参考附图。附图形成描述的部分并且通过图示的方式示出了在其中可以实施本发明的具体实施例。要理解的是，可以将这里描述的各个实施例的特征彼此组合，除非另有具体指出。
[0019]图1示出根据一个实施例的晶体管器件的垂直横截面视图。该晶体管器件包含具有第一表面101的半导体基体100。在图1中所示出的垂直截面平面是与这个第一表面101正交的截面平面。半导体基体100可以包含常规的半导体材料诸如硅(Si)、碳化硅(SiC)、砷化镓(GaAs )、氮化镓(GaN)等。
[0020]参考图1，晶体管器件在半导体基体100中包含源区域13、漂移区域11和布置在源区域13与漂移区域11之间的基体区域12。栅电极21与基体区域12相邻，并且通过栅电介质22与基体区域12电介质绝缘。在本实施例中，栅电极21被实现为在从源区域13延伸穿过基体区域12到漂移区域11或进入漂移区域11的槽中布置的槽电极。栅电极21用于控制基体区域12中的在源区域13与漂移区域11之间的导电沟道。晶体管器件进一步包含通过漂移区域11与基体区域12分开的漏区域14。可选地，在漂移区域11与漏区域14之间布置场停止区域15。
[0021]参考图1，晶体管器件进一步包含场电极布置30。场电极布置30与漂移区域11和基体区域13相邻，并且在第一方向上与栅电极21间隔开。这个第一方向是本实施例中的水平方向，并且与在其中源区域13和漂移区域11是间隔开的垂直方向正交。场电极布置30包含场电极31和场电极电介质32。场电极电介质32至少从漂移区域11将场电极31电介质绝缘。在图1中所示出的实施例中，场电极电介质32还从基体区域12将场电极31电介质绝缘。
[0022]场电极布置30具有与漂移区域11相邻的第一宽度wl和与基体区域12相邻的第二宽度《2，其中第一宽度wl大于第二宽度《2。根据一个实施例，第二宽度《2小于第一宽度wl的60%。
[0023]在图1中所示出的实施例中，通过具有比与漂移区域11相邻的更小的与基体区域12相邻的厚度的场电极电介质32来获得与基体区域12相邻的较小的第二宽度《2。场电极电介质32具有与漂移区域11相邻的第一厚度和与基体区域12相邻的第二厚度，其中第二厚度小于第一厚度。根据一个实施例，第二厚度小于第一厚度的50%，并且可以进一步小于第一厚度的30%。该晶体管器件不局限于具有与基体区域相邻的场电极电介质32的更小厚度。还有其他方式来实现具有比与基体区域12相邻的更大的与漂移区域11相邻的宽度wl的场电极布置。下面在这里解释这些方式中的一些。
[0024]根据一个实施例，该晶体管器件包含多个晶体管单元10，其中每个晶体管单元包含源区域13、基体区域12、漂移区域11、漏区域14、具有栅电介质22的栅电极21以及场电极布置30。参考图1，两个邻近的晶体管单元可以共享一个栅电极21，并且两个其他的邻近的晶体管单元可以共享一个场电极布置30。进一步，个别的晶体管单元可以共享漂移区域11和漏区域14。通过使源区域13和基体区域12连接到源端子S、通过使个别的栅电极21连接到栅端子G并且通过使(共同)漏区域14连接到漏端子D来将个别的晶体管单元并联连接。
[0025]该晶体管器件能够被实现为η型晶体管器件或为P型晶体管器件。在η型晶体管器件中，源区域13和漂移区域11是η掺杂，并且基体区域12是P掺杂。在ρ型晶体管器件中，源区域13和漂移区域11是ρ掺杂，并且基体区域12是η掺杂。进一步，该晶体管器件或能够被实现为M0SFET、或为IGBT。在MOSFET中，漏区域14具有与漂移区域11相同的掺杂类型，并且比漂移区域11更高掺杂。在IGBT中，漏区域14具有与漂移区域11的掺杂类型互补的掺杂类型(在IGBT中，漏区域还被称为发射极区域)。
[0026]进一步，该晶体管器件能够被实现为增强型(常关型)晶体管器件，或被实现为耗尽型(常开型)晶体管器件。在增强型晶体管器件中，基体区域12与栅电介质22相邻，以致在晶体管器件的导通状态下栅电极21沿着栅电介质22在源区域13和漂移区域11之间生成反转沟道。在耗尽型晶体管器件中，基体区域12包含沿着栅电介质22的在源区域13和漂移区域11之间的与基体区域12的掺杂类型互补的掺杂类型的沟道区域17(在图1中以虚线所图示)。在这种情况下，能够通过控制栅电极21来切断晶体管器件，使得沟道区域17耗尽电荷载流子。
[0027]能够像常规的MOS晶体管那样操作在图1中所示出的晶体管器件。即，能够通过合适地控制分别施加到栅端子G和栅电极21的驱动电势接通和切断该晶体管器件。当在基体区域12中有沿着栅电介质22的在源区域13和漂移区域11之间的导电沟道时，该晶体管器件是在导通的状态下。在这种情况下，当在漏和源端子D、S之间施加电压时，电流能够流动穿过该晶体管器件。在图1中所示出的垂直晶体管器件中，电流流动方向实质上相应于半导体基体100的垂直方向。当沿着栅电介质22的导电沟道被打断时，并且当在漏和源端子D、S之间施加反向偏置漂移区域11与基体区域12之间的pn结的电压时，该晶体管器件是在断开的状态下。在η型晶体管器件中，反向偏置pn结的电压是漏端子D与源端子S之间的正电压。
[0028]在断开的状态下，空间电荷区域开始在漂移区域11与基体区域12之间的pn结处在漂移区域11中延伸。这个空间电荷区域与该Pn结的两侧上的基体区域12和漂移区域11中的电离的电荷载流子有关联。这个空间电荷区域的宽度依赖于反向偏置该pn结的电压，该空间电荷区域的宽度是与该pn结正交的方向上的空间电荷区域的尺度。空间电荷区域的这个宽度随着反向偏置的电压增加而增加。空间电荷区域与电场有关联，其中当通过漂移区域11中的电离的掺杂剂原子并且通过相应的漂移区域12中的相反电荷所生成的电场达到临界电场时，得到该半导体器件的电压阻断能力。该临界电场是半导体基体100的半导体材料(诸如硅)的材料常数。
[0029]在没有场电极的晶体管器件中，在其中在pn结处达到临界电场的反向偏置的电压依赖于漂移区域11的掺杂浓度，并且因此依赖于当施加反向偏置的电压到该Pn结时能够电离的掺杂剂原子的数目。然而，在图1中所示出的半导体器件中，漂移区域11中的电离的掺杂剂原子不仅在基体区域12中而且在耦合到源电极S的场电极31中找到相应的相反电荷。即，还有沿着场电极电介质32的漂移区域11中的空间电荷区域(耗尽区域)。因而，在图1中所示出的半导体器件中，与没有场电极的晶体管器件相比，能够增加漂移区域11的掺杂浓度，以便在没有减少电压阻断能力的情况下减少导通电阻。
[0030]因为场电极31和基体区域12被电连接到源端子S，所以在基体区域12与场电极31之间的跨过场电极电介质32的电压是零或接近零，以致与基体区域12相邻的厚度比与漂移区域11相邻的厚度更小的场电极电介质32能够被实现。在漂移区域11中，当晶体管器件是在断开的状态下时，有场电极31与漂移区域11之间的跨过场电极电介质32的电压。
[0031]实现具有减少的尺寸(减少的宽度)的与基体区域12相邻的场电极布置在接近半导体基体100的第一表面101的区域中，甚至在其中为了增加能够在半导体基体100的给定的面积内实现的晶体管单元的总数目，而希望两个邻近的场电极布置之间的小的距离的情况下，提供足够的空间给栅电极21和基体区域12。
[0032]参考图1，源电极41被电连接到个别的晶体管单元的源区域13和场电极31。在图1中所示出的实施例中，面向第一表面101的末端的场电极31的上末端是在第一表面101下面。源电极41包含接触插塞42，该接触插塞42向下延伸到场电极31并且在表面侧处被电连接到场电极31。接触插塞42进一步包含侧墙，并且在该侧墙处被电连接到基体区域12。可选地，基体区域12包含接触区域16，该接触区域16比基体区域12的其他区域更高掺杂并且提供源电极41与基体区域12之间的欧姆接触。在这种方式中，场电极31和基体区域12能够以空间节省的方式被电连接到源电极41。
[0033]能够通过形成栅电极来获得低的栅源电容以致面向第一表面101的末端的栅电极21的上面末端在第一表面101下面。因而，在源区域13与栅电极21之间仅有小的重叠，使得有低的栅源电容。
[0034]场停止区域15有助于在雪崩击穿的情况下增加晶体管器件的坚固性。图2示意性图示沿着通过源区域13、基体区域12、漂移区域11、场停止区域15和漏区域14的线1-1的晶体管器件的掺杂轮廓。为了解释的目的，漏区域14具有与漂移区域11和场停止区域15相同的掺杂类型。例如，源区域13的掺杂浓度是在I X 119CnT3与I X 121CnT3之间，例如，基体区域12的掺杂浓度是在I X 116CnT3与I X 118CnT3之间。例如，漂移区域11的掺杂浓度是在IX 114CnT3与IX 116CnT3之间。例如，漏区域14的掺杂浓度是在IX 119CnT3与I X 121CnT3之间。根据一个实施例，基体区域12与场停止区域15之间的漂移区域11的掺杂浓度实质上是恒定的。
[0035]参考图2，场停止区域15具有最大的掺杂浓度N15_max，该最大的掺杂浓度N15_max低于漏区域14的(最大)掺杂浓度N14并且高于漂移区域11的掺杂浓度。根据一个实施例，场停止区域15的最大的掺杂浓度N15_max是在3 X 116CnT3与5 X 117CnT3之间。根据一个实施例，场停止区域15的最大的掺杂浓度N15_max是漂移区域11的掺杂浓度的3倍与50倍之间，并且特别是漂移区域11的掺杂浓度的4倍与40倍之间。
[0036]场停止区域的最小的掺杂浓度N15_nin是最大的掺杂浓度Ν15__的30%以下或甚至10%以下。根据一个实施例，在场停止区域15具有最大的掺杂浓度N15_max的位置比漂移区域11更接近漏区域14，并且该掺杂浓度从具有最大的掺杂浓度N15_max的位置向具有最小的掺杂浓度N15_min的位置连续地减少。根据一个实施例，具有最大的掺杂浓度N15_max的位置与具有最小的掺杂浓度N15_min的位置之间的(最短)距离是在I微米与10微米之间，特别是在I微米与5微米之间。这个距离与场停止区域15的宽度相应。
[0037]参考图2，有漂移区域11与场停止区域15之间的第一过渡区域和场停止区域15与漏区域14之间的第二过渡区域。在第一过渡区域中，掺杂浓度从漂移区域11的掺杂浓度增加到场停止区域15的最小的掺杂浓度N15_min (如果这个最小的掺杂浓度N15_min高于漂移区域11的掺杂浓度。即，仅有第一过渡区域，如果最小的掺杂浓度N15_min高于漂移区域11的掺杂浓度)。根据一个实施例，场停止区域15的最小的掺杂浓度N15_min与漂移区域11的掺杂浓度相应。根据另一个实施例，场停止区域15的最小的掺杂浓度N15_min高于漂移区域11的掺杂浓度(但是低于最大的掺杂浓度Ν15__的30%或低于10%)。在第二过渡区域中，掺杂浓度从场停止区域15的最大的掺杂浓度Ν15__增加到漏区域14的掺杂浓度。根据一个实施例，第一和第二过渡区域的至少一个中的掺杂浓度的最大的梯度高于场停止区域15中的掺杂浓度的梯度。
[0038]参考图1，源电极41能够被实现为平面电极，该平面电极被布置在源区域13、场电极31而且还有栅电极21上面，其中栅电极21通过绝缘层23被电绝缘于源电极41。
[0039]图3示出在图1中所示出的晶体管器件上的顶视图。在这个实施例中，个别的晶体管单元10被实现为延长的晶体管单元。即，源区域13、基体区域12、具有栅电介质22的栅电极21以及具有场电极电介质32的场电极31在半导体基体100的水平方向上被延长，其中个别的晶体管单元10的延长的器件结构实质上是并联的。在图3中所示出的顶视图中，以虚线示意性图示栅电极21和栅电极电介质22的位置和几何形状。图3示出源电极41 (其还能够被称为源焊盘)和与源焊盘41间隔开的栅焊盘42。栅焊盘42被电连接到个别的晶体管单元的栅电极21。
[0040]图4示出通过栅焊盘42的垂直截面平面C-C中的半导体基体100的垂直横截面视图。参考图4，源区域13通过绝缘层43被电绝缘于栅焊盘42，并且栅焊盘42被电连接到个别的晶体管单元的栅电极21。源焊盘41与栅焊盘42在相应于个别的晶体管单元的纵向方向的方向上被间隔开，该方向是在栅电极21、场电极31等等的纵向方向上。可选地，绝缘层(未示出)被布置在源焊盘41与栅焊盘42之间。
[0041]图5示出根据另一个实施例的晶体管器件的垂直横截面视图。这个晶体管器件不同于在上文中参考图1-4所解释的晶体管器件在于:场电极31的宽度在背对基体区域12的方向上减少，并且场电极电介质32的厚度在这个方向上增加。在这个方向上(即在漏区域14的方向上)，当晶体管器件是在断开的状态时，跨过场电极电介质32的电压增加。场电极电介质32的厚度的增加导致增加的场电极电介质32的电介质长度，其可能有必要在断开的状态下承受跨过场电极电介质32的电压。
[0042]图6示出根据进一步实施例的晶体管器件的垂直横截面视图。这个实施例不同于在上文中所解释的实施例在于:场电极31分别与基体区域12和接触区域16相邻。场电极31的部分可以延伸超过基体区域12与漂移区域11之间的pn结进入基体区域12。然而，对于场电极电介质32来说在该pn结处终结还是有可能的。在这个实施例中，场电极31的与基体区域12相邻的那些部分将基体区域12连接到源电极41。在图6中所示出的实施例中，源电极41与场电极31之间的边界是在接触区域16的区域中。然而，源电极41比接触区域14更深地延伸进入基体区域12还是有可能的，或场电极31延伸到源区域13或甚至到第一表面101是可能的。
[0043]根据一个实施例，场电极31和源电极41包含不同的材料。根据另一个实施例，场电极和源电极41包含相同的材料。例如，对于场电极31和源电极41来说,合适的材料是金属或高掺杂的多晶半导体材料，诸如高掺杂的多晶硅。
[0044]图7A-7F示出在根据一个实施例的用于形成场电极布置30的方法的方法步骤期间(之后)的半导体基体100的垂直横截面视图。参考图7A，该方法包含形成半导体基体100的第一表面101中的槽110。参考图7D，该方法进一步包含在槽110的上面部分中形成侧墙上的保护层32lt)槽110的“上面部分”是第一表面101的区域中的槽的部分。参考图7B和7C，在槽110的上面部分中形成保护层32i可以包含用填充材料120来填充槽110的下面部分，从而在剩余槽111的底部和侧墙上以及在第一表面101上(见图7B)形成保护层13210该填充材料可以包含氧化物、抗蚀剂和碳中的至少一种。参考图7C，在上槽部分中的侧墙上形成保护层32i可以进一步包含从第一表面101和从剩余槽111的底部去除保护层13210这个去除可以包含各向异性的蚀刻工艺。最后，从在下面的槽的部分中去除填充材料120。例如，这个去除可以包含选择地相对于保护层32i和半导体基体100的材料蚀刻填充材料120的蚀刻工艺。
[0045]参考图7E，该方法进一步包含在较低的槽的部分中的未覆盖的侧墙上形成电介质层322。形成这个电介质层322可以包含热氧化工艺，该热氧化工艺沿着槽110的那些未覆盖的侧墙和底部氧化半导体基体100的半导体材料。保护层32i防止在这个工艺期间上槽部分中的侧墙被氧化。根据一个实施例，保护层32i包含氮化物，诸如氮化硅。氧化该槽的未覆盖的侧墙的部分还可以包含氧化半导体基体的第一表面101。在图7E (和图7F)中示出沿着第一表面101的相应的氧化层33 (以虚线所图示)。
[0046]参考图7F，该方法进一步包含在形成电介质层322之后保留的剩余槽中形成场电极31。保护层32i可以保留并且可以形成场电极电介质32的部分，或保护层32i可以在形成场电极31之前从上槽部分中的侧墙中被去除。这就是为什么在图7F中以虚线图示保护层 32j 0
[0047]参考图7F，场电极31能够被形成使得场电极31的上末端是在第一表面101下面。在这种情况下，有在场电极31和可选的保护层32i上面的槽。通过源电极41的插塞42来最后填充这个槽。形成场电极31可以包含淀积工艺，在该淀积工艺中场电极材料，诸如金属或高掺杂的多晶材料，诸如多晶硅，被淀积在剩余的槽中。该剩余的槽可以完全用场电极材料填充，并且然后场电极材料可以从接近表面101的部分被去除，以便在场电极31上面形成槽。为了形成槽而去除电极材料可以包含蚀刻工艺。
[0048]在淀积工艺中，电极材料还可以被淀积在第一表面101上面。表面101上面的电极材料能够以蚀刻场电极31上面的槽的蚀刻工艺被去除，或能够在蚀刻工艺之前使用CMP(化学机械抛光)工艺被去除。第一表面101上的氧化层能够在淀积电极材料之前或在淀积电极材料之后被去除。
[0049]图8示出在进一步方法步骤之后的在图7F中所示出的器件结构，该进一步方法步骤包含形成基体区域12、源区域13、接触区域16、栅电极21和栅电介质22。形成掺杂的半导体器件区域可以包含注入和扩散的工艺中的至少一个。
[0050]形成上文中参考图1-6所解释的晶体管器件中的一个进一步包含形成栅电极21和栅电介质22。这可以包含形成进一步的槽、形成槽的侧墙和底部上的栅电介质22以及形成栅电介质22上的栅电极21。例如，栅电介质22是氧化物，并且例如，栅电极21包含金属或高掺杂的多晶半导体材料。当然，能够以不同于上文中所解释的顺序的顺序来执行上文中所解释的方法步骤。
[0051]在参考图7A-7F和图8所解释的方法中，以分开的方法步骤形成场电极布置30、栅电介质22和栅电极21，以致场电极布置30的性质和栅电极与栅电介质22的性质能够独立于彼此被完全地调节。
[0052]图9A-9C描绘用于形成锥形的场电极31的方法的一个实施例。参考图9A-9C所解释的方法步骤是基于在图7E中所图示的器件结构。参考图9A，至少在较低的槽的部分(其中电介质层322已经被生产)中用掩模层200来填充槽110。根据一个实施例，该掩模层是抗蚀剂。参考图9B和图9C，掩模层200和电介质层322在蚀刻工艺中被蚀刻，该蚀刻工艺使用蚀刻掩模层200和电介质层322两者但蚀刻掩模层200比电介质层322更快的蚀刻剂。根据一个实施例，该蚀刻剂蚀刻掩模层200的速度是蚀刻电介质层322的10倍到20倍。例如，即，这个蚀刻剂的蚀刻选择性是在10:1和20:2之间。图9B示出在蚀刻工艺期间的器件结构，并且图9C示出在蚀刻工艺之后的器件结构。在这个工艺的末尾，槽110具有沿着电介质层322的锥形的侧墙。这是由于以下事实:更接近第一表面101的电介质层322的侧墙部分比那些更远离第一表面101的侧墙部分被蚀刻得更长。在锥形的槽已经被生产之后，能够执行生产场电极31的参考图7F所解释的方法步骤。
[0053]在上文的描述中，方向术语诸如“顶”、“底”、“前”、“后”、“首”、“尾”等是参考所描述的图的定向使用的。因为实施例的部件能够被以多种不同的定向定位，所以方向术语是为了图示的目的使用的而绝非加以限制。要理解的是，在不偏离本发明的范围的情况下，可以利用其它的实施例并且可以作出结构或者逻辑改变。因此，下面的详细描述不是以限制的意义做出，并且本发明的范围由所附的权利要求限定。
[0054]尽管已经公开本发明的各种示例性实施例，但对本领域技术人员将显而易见的是，在不脱离本发明的精神和范围的情况下能够做出将实现本发明的一些优点的各种变化和修改。对于本领域合理技术人员来说将明显的是，可以用执行相同功能的其他组件合适地替代。应当提到，可以将参照具体附图而解释的特征与其他附图的特征进行组合，即使在未明确提及这一点的那些情况下亦如此。进一步，可以在使用适当处理器指令的所有软件实现中或者在利用硬件逻辑和软件逻辑的组合以实现相同结果的混合实现中，实现本发明的方法。对本发明概念的这些修改意在被所附权利要求覆盖。
[0055]如在这里所使用，术语“具有”、“含有”、“包含”、“包括”等等是开放式术语，其指示所声明的元件或特征的存在，而不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
[0056]考虑到变型和应用的上述范围，应当理解的是，本发明不是由前面的描述限制的，也不是由附图限制的。取而代之，本发明仅由所附的权利要求书以及它们的法律等同物限制。
[0057]要理解的是，可以将这里描述的各种实施例的特征彼此组合，除非另有具体指出。
【权利要求】
1.一种晶体管器件，包括: 源区域、漂移区域和布置在所述源区域与所述漂移区域之间的基体区域； 栅电极，与基体区域相邻并且通过栅电介质与基体区域电介质绝缘；以及场电极布置，与漂移区域和基体区域相邻，在第一方向上与栅电极间隔开，并且包括场电极和场电极电介质，所述第一方向与源区域和漂移区域被间隔开所沿的垂直方向正交；其中所述场电极电介质将所述场电极至少与所述漂移区域电介质绝缘， 其中所述场电极布置具有与漂移区域相邻的第一宽度和与基体区域相邻的第二宽度，并且 其中所述第一宽度大于所述第二宽度。
2.权利要求1的所述晶体管器件，其中所述第二宽度小于所述第一宽度的60%。
3.权利要求1的所述晶体管器件，其中所述场电极与基体区域相邻。
4.权利要求1的所述晶体管器件，其中所述场电极电介质具有与漂移区域相邻的第一厚度和与基体区域相邻的第二厚度，并且其中所述第一厚度大于所述第二厚度。
5.权利要求1的所述晶体管器件，其中所述场电极具有与漂移区域相邻的第一宽度和与基体区域相邻的第二宽度，其中所述第一宽度小于所述第二宽度。
6.权利要求1的所述晶体管器件，其中在背对基体区域的方向上所述场电极的宽度减少并且所述场电极电介质的厚度增加。
7.权利要求1的所述晶体管器件，进一步包括: 漏区域；以及 场停止区域，被布置在所述漂移区域与所述漏区域之间， 其中所述场停止区域具有高于所述漂移区域的掺杂浓度并且低于所述漏区域的掺杂浓度。
8.权利要求7的所述晶体管器件，其中所述场停止区域的掺杂浓度是所述漂移区域的掺杂浓度的5倍与20倍之间。
9.权利要求1的所述晶体管器件，进一步包括: 源电极，被电耦合到源区域、基体区域和场电极。
10.权利要求9的所述晶体管器件， 其中所述源电极包括具有前末端和侧墙的接触插塞， 其中所述前末端接触场电极(31)，并且其中所述侧墙接触所述基体区域。
11.权利要求10的所述晶体管器件， 其中所述基体区域包括接触区域，所述接触区域与所述接触插塞相邻并且比与所述栅电介质相邻的基体区域的区域更高掺杂。
12.一种用于形成晶体管器件的方法，包括: 通过形成半导体基体的第一表面中的槽来形成场电极布置，在上槽部分中形成所述槽的侧墙上的保护层，在未被所述保护层覆盖的侧墙部分上和在槽的底部上形成电介质层并且至少在所述电介质层上形成场电极； 形成关于第一表面与所述场电极布置水平间隔开的栅电极电介质和栅电极； 形成与所述栅电极相邻并且通过栅电介质与所述栅电极电介质绝缘的基体区域；并且 在所述基体区域中形成源区域。
13.权利要求12的所述方法，进一步包括: 在所述保护层上形成场电极。
14.权利要求12的所述方法，其中形成所述电介质层包括热氧化槽的底部和未覆盖的侧墙。
15.权利要求14的所述方法，其中所述保护层是氮化物层。
16.权利要求12的所述方法，进一步包括: 在形成场电极之前去除所述保护层，并且形成场电极，使得它与在去除所述保护层之后未覆盖的侧墙相邻。
17.权利要求12的所述方法，其中形成场电极包括: 用蚀刻掩模沿着所述电介质层来填充所述槽；并且 蚀刻所述蚀刻掩模和电介质层。
18.权利要求17的所述方法，其中蚀刻所述蚀刻掩模和电介质层包括使用蚀刻剂，所述蚀刻剂蚀刻所述蚀刻掩模的速度是蚀刻电介质层的10倍与20倍之间。
19.权利要求12的所述方法，进一步包括 形成与所述场电极和在所述槽的上区域中的所述基体区域电连接的源电极。
【文档编号】H01L29/78GK104465771SQ201410492575
【公开日】2015年3月25日 申请日期:2014年9月24日 优先权日:2013年9月24日
【发明者】O.布兰克, R.西米尼克 申请人:英飞凌科技奥地利有限公司