碳化硅金属氧化物半导体场效应晶体管的制作方法
【专利摘要】本发明公开了一种碳化硅金属氧化物半导体场效应晶体管，包括：源极(1)、栅极(2)、栅氧化层(3)、N+源区(4)、P+接触区(5)、P阱(6)、N-外延层(7)、缓冲层(8)、N+衬底(9)、漏极(10)、隔离介质(11)和额外N型注入的JFET子区域(12)。本发明提出的碳化硅金属氧化物半导体场效应晶体管，通过部分额外N型注入器件的JFET区域，降低JFET区域电阻，同时满足沟道不被耗尽，尤其可应用于短沟道碳化硅MOSFET器件中。利用本发明制备的SiC金属氧化物半导体场效应晶体管器件，可用于功率开关电源电路，DC/DC、AC/DC、DC/AC变换器等。
【专利说明】碳化硅金属氧化物半导体场效应晶体管
【技术领域】
[0001]本发明涉及一种碳化硅金属氧化物半导体场效应晶体管(SiC M0SFET)，尤其涉及一种引入部分区域掺杂的JFET区的碳化硅金属氧化物半导体场效应晶体管。
【背景技术】
[0002]碳化硅材料具有优良的物理和电学特性，SiC MOSFET器件则具有开关速度快、导通电阻小等优势，且在较小的外延层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。
[0003]在SiC MOSFET器件设计应用中，JFET区域额外N型注入(对N型MOSFET器件)可以降低JFET区域电阻，进而降低器件导通电阻；通过引入自对准工艺，有效降低沟道长度，进而降低沟道电阻，提高器件开关速率；但上述两种优化方法同时使用时，由于较高掺杂的N型JFET区域与其相邻的P阱区域形成更宽的耗尽区，极易耗尽沟道区，从而导致短沟道器件的失效。
【发明内容】
[0004](一 )要解决的技术问题
[0005]有鉴于此，本发明的主要目的在于针对上述碳化硅MOSFET器件设计中额外掺杂JFET区与短沟道设计相矛盾的问题，提出了一种碳化硅金属氧化物半导体场效应晶体管，采用部分注入JFET区域的方式，有效兼顾额外注入JFET区域和短沟道设计的优势，提高碳化硅金属氧化物半导体场效应晶体管的导通特性。
[0006]( 二 )技术方案
[0007]为达到上述目的，本发明提供了一种碳化硅金属氧化物半导体场效应晶体管，包括源极1、栅极2、栅氧化层3、N+源区4、P+接触区5、P阱6、N_外延层7、缓冲层8、衬底9、漏极10、隔离介质11和额外N型注入的JFET子区域12，其中:漏极10是采用Ni或Ni/Al金属淀积的方式形成于衬底9的背面；缓冲层8是采用化学气相沉积的方式形成于衬底9的正面；N_外延层7是采用化学气相沉积的方式形成于缓冲层8之上；额外N型注入的JFET子区域12是采用离子注入工艺形成于N_外延层7的JFET区域中心位置的额外注入的N+注入区域，其距离JFET区域的边界有一定距离；P阱6是采用高温离子注入工艺在K外延层7内的额外N型注入的JFET子区域12两侧注入形成的P型区域；N+源区4是采用离子注入工艺在P阱6内靠近额外N型注入的JFET子区域12处注入形成的N+注入区；P+接触区5是采用高温离子注入工艺在P阱6内远离额外N型注入的JFET子区域12方向且紧邻N+源区4处注入形成的P+注入区；栅氧化层3是采用LPECVD淀积或者热氧化工艺形成于靠近JFET区域的部分N+源区4以及全部的JFET区域12的上方；栅极2是采用PECVD工艺形成于栅氧化层3之上，且其覆盖区域小于栅氧化层3 ;源极I是采用金属蒸发工艺形成于全部区域的P+接触区5和部分区域的N+源区4之上；隔离介质11采用PECVD工艺形成于源极I与栅极2之间的介质层。
[0008]上述方案中，所述衬底9是浓度为lel9cm_3?le20cm_3的N+衬底。
[0009]上述方案中，所述漏极10在800°C?1000°C下退火3?5分钟，形成欧姆接触。
[0010]上述方案中，所述缓冲层8的厚度在1nm到10nm之间。
[0011]上述方案中，所述N—外延层7在生长过程中原位掺杂，N—外延层7厚度为10到100 μ m之间。
[0012]上述方案中，所述额外N型注入的JFET子区域12的注入浓度高于N-外延层7浓度I?2个数量级；所述额外N型注入的JFET子区域12的宽度小于JFET区域，占原宽度的50%?80% ;所述额外N型注入的JFET子区域12的注入深度等于或大于JFET区域注入深度，若大于JFET区域注入深度，超出幅度在原深度20%以内。
[0013]上述方案中，所述P阱6通过高温激活退火工艺实现载流子的激活，其注入深度在0.7到1.0 μ m之间，掺杂浓度为I X 1017cm_3水平。
[0014]上述方案中，所述N+源区4通过高温活退火工艺实现载流子的激活，其注入深度在0.3到0.4μπι之间，掺杂浓度是lel9cm_3?2el9cm_3水平。
[0015]上述方案中，所述P+接触区5通过高温活退火工艺实现载流子的激活，其注入深度在0.3到0.4μπι之间，掺杂浓度是lel9cm_3?2el9cm_3水平。
[0016]上述方案中，所述栅氧化层3采用S12、Al2O3或Hf2O3氧化物介质，是通过氮化处理提升氧化层界面质量，其厚度为50到lOOnm。
[0017]上述方案中，所述栅极2的覆盖区域小于栅氧化层3，通过离子注入及推进退火工艺提升其导电性。
[0018]上述方案中，所述源极I采取Ni或Ni/Al金属淀积形式得到，并在800°C?1000°C下退火3?5分钟。
[0019]上述方案中，所述隔离介质11采用S12材料，厚度为I?2μπι。
[0020](三)有益效果
[0021]本发明的有益效果是:
[0022]1、本发明提出的碳化硅金属氧化物半导体场效应晶体管，通过对部分JFET区域进行额外的N+离子注入，形成额外N型注入的JFET子区域，降低JFET区域电阻，同时满足沟道不被耗尽，尤其可应用于短沟道碳化硅MOSFET器件中。
[0023]2、本发明提出的碳化硅金属氧化物半导体场效应晶体管，通过对部分JFET区域进行额外的N+离子注入，形成额外N型注入的JFET子区域，利用靠近JFET区域中心的额外注入区域的高浓度掺杂水平，有效降低JFET区域中额外注入区域的电阻，进而降低器件导通电阻；
[0024]3、本发明提出的碳化硅金属氧化物半导体场效应晶体管，通过对部分JFET区域进行额外的N+离子注入，形成额外N型注入的JFET子区域，保证在JFET区靠近沟道部分的相对降低的掺杂水平，保证沟道区域不被耗尽，从而有效保护了沟道区域，尤其在短沟道器件中具有应用优势。
[0025]4、利用本发明制备的SiC金属氧化物半导体场效应晶体管器件，可用于功率开关电源电路，DC/DC、AC/DC、DC/AC变换器等。
【专利附图】
【附图说明】
[0026]图1为本发明提供的碳化硅金属氧化物半导体场效应晶体管的结构示意图。
【具体实施方式】
[0027]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0028]本发明提出的碳化硅金属氧化物半导体场效应晶体管，通过对部分JFET区域进行额外的N+离子注入，形成额外N型注入的JFET子区域，降低了 JFET区域的电阻，同时满足沟道不被耗尽，尤其可应用于短沟道碳化硅MOSFET器件中。本发明是在传统N型MOSFET器件结构中，JFET区域部分引入额外N型注入掺杂，且额外注入区域处于JFET中心区域，其边界距离JFET区域的边界有一定距离。通过本发明制备的SiC金属氧化物半导体场效应晶体管器件，可用于功率开关电源电路，DC/DC、AC/DC、DC/AC变换器等。
[0029]如图1所示，图1为本发明提供的碳化硅金属氧化物半导体场效应晶体管的结构示意图，该碳化硅金属氧化物半导体场效应晶体管包括源极1、栅极2、栅氧化层3、N+源区4、P+接触区5、P阱6、N_外延层7、缓冲层8、衬底9、漏极10、隔离介质11和额外N型注入的JFET子区域12，其中:
[0030]衬底9是浓度为lel9cnT3?le20cnT3的N+衬底。
[0031]漏极10是采用Ni或Ni/Al金属淀积的方式形成于衬底9的背面，并在800°C?1000°C下退火3?5分钟，形成良好欧姆接触。
[0032]缓冲层8是采用化学气相沉积的方式形成于衬底9的正面，其厚度在1nm到10nm之间。
[0033]N-外延层7是采用化学气相沉积的方式形成于缓冲层8之上，并在生长过程中原位掺杂，N_外延层7厚度为10到10ym之间，具体厚度及掺杂水平依据器件具体耐压设计指标而定。
[0034]额外N型注入的JFET子区域12是采用离子注入工艺形成于Ν_外延层7的JFET区域中心位置的额外注入的N+注入区域，其距离JFET区域的边界有一定距离。对部分JFET区域采用高温400?500°C离子注入方式得到部分区域额外注入，此步骤在元胞区N+注入之后，注入浓度高于N_外延层7浓度I?2个数量级，特别的，例如，对lel6cm_3的N_外延层，额外N型注入的JFET子区域浓度可以为lel7Cnr3。额外N型注入的JFET子区域的宽度可由器件仿真计算得到，旨在沟道区域不被耗尽情况下，使额外N型注入的JFET子区域取相对较大的宽度值。额外N型注入的JFET子区域12的宽度小于JFET区域，占原宽度的50%?80% ;额外N型注入的JFET子区域12的注入深度等于或大于JFET区域注入深度，若大于JFET区域注入深度，超出幅度在原深度20 %以内。
[0035]P阱6是采用高温离子注入工艺在N_外延层7内的额外N型注入的JFET子区域12两侧注入形成的P型区域，并通过高温激活退火工艺实现载流子的激活，其注入浓度及注入深度依据具体器件耐压设计指标而定，注入深度一般在0.7到1.0 μ m之间，掺杂浓度一般约为I X 117CnT3水平。
[0036]N+源区4是采用离子注入工艺在P阱6内靠近额外N型注入的JFET子区域12处注入形成的N+注入区，并通过高温活退火工艺实现载流子的激活，其注入浓度及注入深度依据具体器件耐压设计指标而定，注入深度一般在0.3到0.4 μ m之间，掺杂浓度一般是Iel9cm_3 ?2el9cm_3 水平。
[0037]P+接触区5是采用高温离子注入工艺在P阱6内远离额外N型注入的JFET子区域12方向且紧邻N+源区4处注入形成的P+注入区，并通过高温活退火工艺实现载流子的激活，其注入浓度及注入深度依据具体器件耐压设计指标而定，注入深度一般在0.3到0.4μηι之间,掺杂浓度一般是lel9cnT3?2el9cnT3水平。
[0038]栅氧化层3是采用LPECVD淀积或者热氧化工艺形成于靠近JFET区域的部分N+源区4以及全部的JFET区域12的上方，并通过氮化处理提升氧化层界面质量，其厚度一般为50到10nm ;栅氧化层3可以采用Si02、Al2O3或Hf2O3氧化物介质。
[0039]栅极2是采用PECVD工艺形成于栅氧化层3之上，且其覆盖区域小于栅氧化层3，通过离子注入及推进退火工艺提升其导电性。
[0040]源极I是采用金属蒸发工艺形成于全部区域的P+接触区5和部分区域的N+源区4之上，并通过高温欧姆接触退火工艺实现其良好的欧姆接触效果；源极采取Ni或Ni/Al金属淀积形式得到，并在800°C?1000°C下退火3?5分钟，得到良好欧姆接触。
[0041]隔离介质11采用PECVD工艺形成于源极I与栅极2之间的介质层，一般采用S12材料，厚度为I?2μπι。
[0042]本发明是在传统MOSFET器件结构中，在部分JFET区域引入额外同类型注入掺杂，且额外注入区域处于JFET中心区域，其边界距离JFET区域边界有一定距离；引入额外注入后的JFET子区域注入浓度高于原JFET区域，一般高出范围为1-2个数量级；引入额外注入的JJFET子区域宽度小于原JFET区域，一般占据原宽度的50%?80%，具体视工艺条件所定。引入额外注入的JFET子区域深度等于或略大于原JFET区域深度，若大于原深度，超出幅度在原宽度20%以内。
[0043]本发明提出的碳化硅金属氧化物半导体场效应晶体管器件，通过部分额外N型注入器件的JFET区域，降低JFET区域电阻，同时满足沟道不被耗尽，尤其可应用于短沟道碳化硅MOSFET器件中。
[0044]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种碳化硅金属氧化物半导体场效应晶体管，其特征在于，包括源极(I)、栅极(2)、栅氧化层(3)、N+源区(4)、P+接触区(5)、P阱(6)、N_外延层(7)、缓冲层(8)、衬底(9)、漏极(10)、隔离介质(11)和额外N型注入的JFET子区域(12)，其中: 漏极(10)是采用Ni或Ni/Al金属淀积的方式形成于衬底(9)的背面； 缓冲层(8)是采用化学气相沉积的方式形成于衬底(9)的正面； N—外延层(7)是采用化学气相沉积的方式形成于缓冲层(8)之上； 额外N型注入的JFET子区域(12)是采用离子注入工艺形成于N_外延层(7)的JFET区域中心位置的额外注入的N+注入区域，其距离JFET区域的边界有一定距离； P阱(6)是采用高温离子注入工艺在N_外延层(7)内的额外N型注入的JFET子区域(12)两侧注入形成的P型区域； N+源区(4)是采用离子注入工艺在P阱(6)内靠近额外N型注入的JFET子区域(12)处注入形成的N+注入区； P+接触区(5)是采用高温离子注入工艺在P阱(6)内远离额外N型注入的JFET子区域(12)方向且紧邻N+源区(4)处注入形成的P+注入区； 栅氧化层(3)是采用LPECVD淀积或者热氧化工艺形成于靠近JFET区域的部分N+源区⑷以及全部的JFET区域(12)的上方； 栅极(2)是采用PECVD工艺形成于栅氧化层(3)之上，且其覆盖区域小于栅氧化层(3)； 源极(I)是采用金属蒸发工艺形成于全部区域的P+接触区(5)和部分区域的N+源区(4)之上； 隔离介质(11)采用PECVD工艺形成于源极(I)与栅极(2)之间的介质层。
2.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述衬底(9)是浓度为lel9cm_3?le20cm_3的N+衬底。
3.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述漏极(10)在800°C?KKKTC下退火3?5分钟，形成欧姆接触。
4.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述缓冲层(8)的厚度在1nm到10nm之间。
5.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述N_外延层(7)在生长过程中原位掺杂，N_外延层(7)厚度为10到10ym之间。
6.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于， 所述额外N型注入的JFET子区域(12)的注入浓度高于N-外延层(7)浓度I?2个数量级； 所述额外N型注入的JFET子区域(12)的宽度小于JFET区域，占原宽度的50%?80% ； 所述额外N型注入的JFET子区域(12)的注入深度等于或大于JFET区域注入深度，若大于JFET区域注入深度，超出幅度在原深度20%以内。
7.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述P阱(6)通过高温激活退火工艺实现载流子的激活，其注入深度在0.7到LOym之间，掺杂浓度为I X 117CnT3水平。
8.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述N+源区(4)通过高温活退火工艺实现载流子的激活，其注入深度在0.3到0.4μπι之间，掺杂浓度是lel9cnT3?2el9cnT3水平。
9.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述P+接触区(5)通过高温活退火工艺实现载流子的激活，其注入深度在0.3到0.4μπι之间，掺杂浓度是lel9cnT3?2el9cnT3水平。
10.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述栅氧化层(3)采用Si02、Al2O3或Hf2O3氧化物介质，是通过氮化处理提升氧化层界面质量，其厚度为50到lOOnm。
11.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述栅极(2)的覆盖区域小于栅氧化层(3)，通过离子注入及推进退火工艺提升其导电性。
12.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述源极(I)采取Ni或Ni/Al金属淀积形式得到，并在800°C?1000°C下退火3?5分钟。
13.根据权利要求1所述的碳化硅金属氧化物半导体场效应晶体管，其特征在于，所述隔离介质(11)采用S12材料，厚度为I?2μπι。
【文档编号】H01L21/336GK104409501SQ201410643283
【公开日】2015年3月11日 申请日期:2014年11月10日 优先权日:2014年11月10日
【发明者】霍瑞彬, 申华军, 白云, 汤益丹, 刘新宇 申请人:中国科学院微电子研究所