一种mos栅控晶闸管及其制造方法
【专利摘要】本发明涉及半导体技术，特别涉及一种MOS栅控晶闸管及其制造方法。本发明将器件阴极改进为P型半导体基区和N型半导体源区组成的P-N结两层结构，相对于常规MGT阴极P-N-P三层结构，本发明的阴极P-N结两层结构使用两重扩散工艺，制作简单，兼容于IGBT制造工艺；器件栅下沟道为具有常关特性的N型沟道，关断时不需要额外加负电压，降低了系统复杂性，增加了系统的可靠性。本发明尤其适用于MOS栅控晶闸管及其制造。
【专利说明】—种时03栅控晶闸管及其制造方法
【技术领域】
[0001]本发明涉及半导体技术，特别涉及一种103栅控晶闸管及其制造方法。
【背景技术】
[0002]功率半导体器件作为开关器件，可以应用于电力电子和功率脉冲领域。103栅控晶闸管，简称是功率半导体器件中的一个新兴家族，它兼有晶闸管低导通压降、电压容量大和103器件的高输入阻抗及关断方便等优点，具有大电流密度、低开态损耗和大开关速度等优良性能，非常适合应用在功率脉冲领域。自161问世以来，其相关产品在功率脉冲领域获得了广泛的应用。然而器件也存在着一些缺点，以典型的结构，103控制晶闸管(103-0)11廿01 1115^1001'，简称101)为例:此1为常开型器件，在器件关断时需要在栅上提供负压，这增加了系统的复杂性，也降低了系统可靠性；另外器件的三重扩散的制作工艺增加了制作难度，降低了成品率，增加了成本。器件常开特性和复杂的制造工艺极大的限制了其在脉冲功率领域的商业化。
[0003]绝缘栅双极型晶体管(111811131:6(16^1:6 811)0181- 11^118181:01'，简称:1681)是广泛应用于电力电子领域的器件，这是一种常关型器件，结构简单，制造工艺成熟可靠。但是1681存在开关速度和导通压降的折中关系(为了避免过高的开关损耗限制少子注入)，这就导致了大电流密度下器件具有过高的正向压降限制了大电流能力。另外叩81在大电流下具有电流饱和能力，限制了其峰值电流的大小。虽然1681制造工艺成熟，但是由于其电流饱和特性使得它在功率脉冲领域应用有限。
【发明内容】
[0004]本发明的目的，就是针对目前常规制作工艺复杂和常开型器件特性导致的系统可靠性下降的问题，提出一种顯3栅控晶闸管及其制造方法。
[0005]本发明的技术方案:一种103栅控晶闸管，其元胞结构包括由阳极9和位于阳极9顶部的阳极区5构成的阳极结构、位于阳极结构顶部的漂移区4和分别位于漂移区4顶部两侧的栅极结构与阴极结构；栅极结构由位于漂移区4顶部一侧的栅氧化层6和位于栅氧化层6顶部的栅极7构成；其特征在于，所述阴极结构包括具有凸起结构的？型半导体基区3、~型半导体源区1和阴极金属8 ；所述？型半导体基区3设置在漂移区4顶部的另一侧；所述~型半导体源区1设置在？型半导体基区3上，其上表面与阴极金属8连接；所述？型半导体基区3的凸起结构穿过~型半导体源区1与阴极金属8连接。
[0006]本发明的主要方案，？型半导体基区具有穿过~性半导体源区与阴极金属连接的凸起结构，实现与阴极金属局部接触形成阴极短路结构，让器件进入晶闸管模式获得大电流能力和高的电流上升率。
[0007]其中，所述凸起结构与？型半导体基区3可设置为相互独立的；所述凸起结构为？型半导体区2，其底部与？型半导体基区3连接。
[0008]本方案所提出的凸起结构为注入的？型半导体与？型半导体基区连接后形成，可根据实际需要改变注入剂量和位置，具有较大的灵活性。
[0009]一种103栅控晶闸管的制造方法，其特征在于，包括以下步骤:
[0010]第一步:采用衬底硅片制作结终端，形成~型半导体漂移区4 ；
[0011]第二步:在~型半导体漂移区4上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅/栅金属再刻蚀形成栅极7 ；
[0012]第三步:在~型半导体漂移区4上表面的另一端注入？型杂质并推结形成？型半导体基区3 ；
[0013]第四步:在？型半导体基区3中注入~型杂质形成~型半导体源区1 ；在？型半导体基区3上制作穿过~型半导体源区1的？型半导体凸起结构；
[0014]第五步:在器件上表面淀积8？%绝缘介质层，刻蚀欧姆接触孔；
[0015]第六步:在~型半导体源区1上表面淀积金属，形成阴极金属8 ；阴极金属8的底部与？型半导体基区3上的凸起结构连接；
[0016]第七步:淀积钝化层；
[0017]第八步:对~型半导体漂移区4下表面进行减薄、抛光处理，注入？型杂质并进行离子激活，形成阳极区5；
[0018]第九步:背金，在阳极区5底部形成阳极9。
[0019]具体的，第四步中所述在？型半导体基区3上制作穿过~型半导体源区1的？型半导体凸起结构的方法为:
[0020]在？型半导体基区3中注入~型杂质形成~型半导体源区1时采用的掩膜板具有遮蔽区域，使被遮蔽部分的？型半导体基区3未被~型杂质注入，形成具有凸起结构的？型半导体基区3。
[0021]本方案提出了将？型半导体基区制作为具有凸起结构的方法。
[0022]具体的，第四步中所述在？型半导体基区3上制作穿过~型半导体源区1的？型半导体凸起结构的方法为:
[0023]在？型半导体基区3中注入~型杂质形成~型半导体源区1后，继续在~型半导体源区1中注入？型杂质形成？型半导体区2 ；所述？型半导体区2的底部与？型半导体基区3连接，形成凸起结构。
[0024]本方案提出了通过注入？型半导体杂质与？型半导体基区连接形成凸起结构的方法。
[0025]本发明的有益效果为，提供了一种兼容于叩81制造工艺的具有高的峰值电流和电流上升率的常关型皿)3栅控晶闸管，解决了抓I制造工艺困难，生产成本过高的问题；改变了常规常开型器件特性，解决了常开型器件关断时提供负压导致系统复杂，可靠性下降的问题。
【专利附图】
【附图说明】
[0026]图1是常规元胞结构示意图；
[0027]图2是常规1(^81元胞结构示意图；
[0028]图3是本发明的103栅控晶闸管平面型栅元胞结构示意图；
[0029]图4是本发明的103栅控晶闸管沟槽型栅元胞结构示意图；
[0030]图5是本发明的另一种顯3栅控晶闸管平面型栅元胞结构示意图；
[0031]图6是本发明的另一种顯3栅控晶闸管沟槽型栅元胞结构示意图；
[0032]图7是本发明103栅控晶闸管制作~型半导体源区1示意图；
[0033]图8是本发明等效电路示意图；
[0034]图9是常规1(^81、常规此了和本发明103栅控晶闸管阻断特性曲线示意图；
[0035]图10例103栅控晶闸管开启前空穴运动矢量图；
[0036]图11例103栅控晶闸管开启后空穴运动矢量图；
[0037]图12本发明103栅控晶闸管(不同电流通路长度下)、常规1部1及导通特性曲线示意图；
[0038]图13测试本例皿)3栅控晶闸管电容放电特性曲线的测试电路图；
[0039]图14本例103栅控晶闸管和常规1(^81电容放电特性曲线示意图；
[0040]图15本发明103栅控晶闸管一种长条形元胞版图示意图；
[0041]图16本发明103栅控晶闸管一种方形元胞版图示意图；
[0042]图17本发明103栅控晶闸管一种六角形元胞版图示意图；
[0043]图18沿图11/12/13剖面线1的剖面示意图；
[0044]图19沿图11/12/13剖面线2的剖面示意图。
【具体实施方式】
[0045]下面结合附图对本发明进行详细的描述
[0046]本发明提供的顯3栅控晶闸管，其特点是栅极结构和阳极结构与现有叩81各种栅极和阳极结构类似，平面型栅结构元胞如图3和图5所示，沟槽型栅结构元胞如图4和图6所示型基区3上具有穿过~型半导体源区1的凸起结构与阴极金属8局部接触形成阴极短路结构。常规％81，如图2所示，？型基区3通过区域10和阴极金属8全部接触，在叩81导通时直接抽取漂移区空穴以抑制寄生晶闸管开启，保证叩81工作于晶体管模式。本发明的局部接触阴极短路结构能让器件进入晶闸管模式获得大电流能力和高的电流上升率；在制作~型半导体源区1时，可通过版图形成穿过~型半导体源区1的部分？型半导体基区3，制作过程如图7所示，不透光区域下的？型半导体基区3未被注入~型半导体杂质，从而形成穿过~型半导体源区1的凸起结构，与阴极金属8连接。
[0047]本发明提供的103栅控晶闸管，其工作原理如下:
[0048]在图3中所示的元胞结构中，当阳极加正电压，阴极和栅极接零电位时，漂移区4和？型基区3之间的结反偏，产生的结反向漏电流流经？型基区3被？型区域2抽取，并在？型基区3上产生一个横向压降，此结反向漏电流很小，在？型基区3上产生的横向压降远小于奸源区1和？型基区3构成的结势垒电压，不足以开启？册~晶闸管结构。此时器件耐压效果和常规叩81相当，如图7所示。
[0049]将图3中的栅极7加正电位使栅下沟道导通，阴极加零电位，阳极加正压。此时=+源区1产生的电子经栅下沟道流入漂移区4为由？型基区3、漂移区4和阳极5构成的？册晶体管提供基极驱动电流，？册晶体管开启。此晶体管集电极电流(空穴电流)流经？型基区3而被？型区域2抽取，如图8所示。？型基区3通过？型区域2与阴极金属8局部接触，空穴电流在？型基区3内形成电流通路并产生一个横向压降。常规叩81的？型基区3通过区域10与阴极金属8全部接触，晶体管空穴电流直接被阴极抽走，在？型基区3内不形成横向电流通路，晶闸管不能开启。随着阳极电压升高，电流通路上产生的横向压降增大，当横向压降高于=+源区1和？型基区3构成的结势垒电压时，结部分被开启，使得电流急剧增大，？^结区域逐渐被开启，器件进入晶闸管模式，获得大电流能力和高的电流上升率，如图9所示。不同电流通路长度I对晶闸管开启电压影响可由图10表示。
[0050]本发明提供的皿)3栅控晶闸管，以图3所示的平面型栅元胞结构为例，其制造步骤如下:
[0051]第一步:采用衬底硅片制作结终端，形成~型半导体漂移区4 ；
[0052]第二步:在~型半导体漂移区4上表面的一端通过热氧生成栅氧化层6，在栅氧化层6表面淀积多晶硅/栅金属再刻蚀形成栅极7 ；
[0053]第三步:在~型半导体漂移区4上表面的另一端注入？型杂质并推结形成？型半导体基区3 ；
[0054]第四步:在？型半导体基区3中注入~型杂质形成~型半导体源区1，在注入~型杂质时在？型基区3上光刻有遮蔽区域，遮蔽区域的？型基区3未被注入~型杂质，在形成~型半导体源区1的同时使？型半导体基区形成凸起结构；
[0055]第五步:在器件上表面淀积8？%绝缘介质层，刻蚀欧姆接触孔；
[0056]第六步:在~型半导体源区1上表面淀积金属，形成阴极金属8 ；？型半导体区域2的顶部与阴极金属8的底部连接；
[0057]第七步:淀积钝化层；
[0058]第八步:对~型半导体漂移区4下表面进行减薄、抛光处理，注入？型杂质并进行离子激活，形成阳极区5；
[0059]第九步:背金，在阳极区5底部形成阳极9。
[0060]值得说明的是，当制作如图5所示的注入？型杂质在？型半导体基区上形成凸起结构的平面型元胞结构器件时，上述制造步骤第四步中在？型基区整个表面注入~型杂质形成~型半导体源区1，然后在~型半导体源区1中注入？型杂质形成？型半导体区2，？型半导体区2与？型基区连接，从而使？型基区形成凸起结构。
[0061]以耐压140(^的此了和本例103栅控晶闸管进行仿真比较，表现出本发明相对于广泛使用于功率脉冲领域的常规此!'器件的性能改进。如图7所示，在栅压等于07时，本例常关型103栅晶闸管具有15007以上的耐压。而常规在栅压等于时，只有0.^左右的耐压。只有当在栅上加-107的电压时，常规才与本例常关型103栅控晶闸管的阻断特性相当，如图7所示。而在开启器件时，如图10所示，本例103栅控晶闸管在阳极电压逐渐增加的过程中有一段负阻区，这是由于？型基区3和奸源区1构成的结逐渐开启导致的，而常规无此效应。本发明常开型皿)3栅晶闸管在通过负阻区后与常规此丁有着相似的导通特性。
[0062]以耐压14007的常规和本发明的103栅控晶闸管为例进行仿真比较，展现本发明相对于常规1681在功率脉冲领域的性能优势。本发明常关型103栅控晶闸管在导通状态下处于晶闸管模式，其峰值电流远远高于常规1681。测试电路图如图11所示，电源电压为10007，电容为0.2 ^ 电感[为5沾，栅电阻取为4.7 0。在器件有源区面积为1挪2时，可以看到，本发明常关型皿)3栅控晶闸管的峰值电流为4500八，电流上升率为1.1X1054/^8。常规1诎1其峰值电流只有300八上下，电流上升率为2.1X1034/0 8。可以看到本发明皿)3栅控晶闸管峰值电流为常规的十几倍，电流上升率为常规1(?丁的几十倍，如图12所示。大的峰值电流以及高的电流上升率(((11)/(10都能更好地满足脉冲功率应用领域的需求。
[0063]本发明103栅控晶闸管元胞版图示意图如图13、图4和图15所示，其中图13为长条形元胞版图，图14为正方形元胞版图，图15为六角形元胞版图。图16为按图13/14/15剖面线1的剖面示意图，图17为按图13/14/15剖面线2的剖面示意图。其中，？~^11边界是指考虑横向扩散以后的实际边界，？~1611窗口则与11+窗口相同。
【权利要求】
1.一种MOS栅控晶闸管，其元胞结构包括由阳极(9)和位于阳极(9)顶部的阳极区(5)构成的阳极结构、位于阳极结构顶部的漂移区⑷和分别位于漂移区⑷顶部两侧的栅极结构与阴极结构；栅极结构由位于漂移区(4)顶部一侧的栅氧化层(6)和位于栅氧化层(6)顶部的栅极(7)构成；其特征在于，所述阴极结构包括N型半导体源区(I)、阴极金属(8)和具有凸起结构的P型半导体基区(3);所述P型半导体基区(3)设置在漂移区(4)顶部的另一侧；所述N型半导体源区(I)设置在P型半导体基区(3)上，其上表面与阴极金属(8)连接；所述P型半导体基区(3)的凸起结构穿过N型半导体源区(I)与阴极金属(8)连接。
2.—种MOS栅控晶闸管的制造方法，其特征在于，包括以下步骤: 第一步:采用衬底硅片制作结终端，形成N型半导体漂移区(4)； 第二步:在N型半导体漂移区(4)上表面的一端通过热氧生成栅氧化层￠)，在栅氧化层(6)表面淀积多晶硅/栅金属再刻蚀形成栅极(7)； 第三步:在N型半导体漂移区(4)上表面的另一端注入P型杂质并推结形成P型半导体基区(3); 第四步:在P型半导体基区(3)中注入N型杂质形成N型半导体源区(I);在？型半导体基区(3)上制作穿过N型半导体源区(I)的P型半导体凸起结构； 第五步:在器件上表面淀积BPSG绝缘介质层，刻蚀欧姆接触孔； 第六步:在N型半导体源区(I)上表面淀积金属，形成阴极金属(8);阴极金属(8)的底部与N型半导体源区(I)和凸起结构连接； 第七步:淀积钝化层； 第八步:对N型半导体漂移区(4)下表面进行减薄、抛光处理，注入P型杂质并进行离子激活，形成阳极区(5)； 第九步:背金，在阳极区(5)底部形成阳极(9)。
3.根据权利要求2所述的一种MOS栅控晶闸管的制造方法，其特征在于，第四步中所述在P型半导体基区(3)上制作穿过N型半导体源区(I)的P型半导体凸起结构的方法为: 在P型半导体基区(3)中注入N型杂质形成N型半导体源区(I)时采用的掩膜板具有遮蔽区域，所述遮蔽区域遮蔽的P型半导体基区(3)部分未被N型杂质注入，形成穿过N型半导体源区(I)的凸起结构。
4.根据权利要求2所述的一种MOS栅控晶闸管的制造方法，其特征在于，第四步中所述在P型半导体基区(3)上制作穿过N型半导体源区(I)的P型半导体凸起结构的方法为: 在P型半导体基区(3)中注入N型杂质形成N型半导体源区(I)后，继续在N型半导体源区(I)中注入P型杂质形成P型半导体区(2);所述P型半导体区(2)的底部与P型半导体基区(3)连接，形成凸起结构。
【文档编号】H01L29/423GK104393034SQ201410685885
【公开日】2015年3月4日 申请日期:2014年11月25日 优先权日:2014年11月25日
【发明者】陈万军, 刘超, 古云飞, 程武, 李震洋, 肖琨, 杨骋, 张波 申请人:电子科技大学