形成半导体有源区和隔离区域的双重图案化方法与流程

本发明涉及半导体器件，并且更具体地讲，涉及半导体晶圆的前端处理以在其中形成有源区和隔离区域。

背景技术：

半导体衬底上有源区和隔离区域的形成是熟知的。有源区是半导体衬底的一些区域，半导体器件在所述区域上以及/或者在所述区域中形成。隔离区域是半导体衬底的位于有源区之间的绝缘区域。

用于在衬底上形成隔离区域的两种熟知的技术是LOCOS和STI。两种技术均涉及具有单个掩模步骤的光刻工艺，其中光致抗蚀剂形成在衬底上方并且使用光掩膜选择性地暴露于光，由此仅选择性地移除光致抗蚀剂的某些部分(例如，对于正光刻法的情况而言，通过掩膜暴露于光的那些部分)。在其中光致抗蚀剂已被选择性移除的那些部分中，绝缘材料形成在所述部分的衬底上以及/或者形成在所述部分的衬底中。参见例如美国专利7,315,056，出于所有目的该专利以引用方式并入本文。

图1示出半导体衬底10的俯视平面图，在该半导体衬底中绝缘材料的隔离区域12形成。隔离区域12之间的区为有源区14。例如，在存储器器件(诸如闪存单元)阵列的形成中，可使用图1的配置。

图2示出适于形成图1的有源区和隔离区域的光掩膜16。掩膜包括不透明区域16a(以阻挡光)和透明或开口区域16b(光将经过该区域)。经过和聚焦到衬底上的光的形状和尺寸指示衬底10上的有源区和隔离区域的形状和尺寸。

由于衍射和/或处理效果，形成在衬底上的有源区和隔离区域的形状不完全匹配掩膜的不透明区域和透明区域的形状。因此，已知的是实现光学邻近效应修正(OPC)，由此掩膜的形状改变以补偿此类误差。OPC用于 补偿线宽度以及圆角的失真，这可对制造中的器件的电特性产生不利的影响。OPC涉及移动边缘或者将额外的多边形添加到在光掩膜上刻写的图案中。图3为OPC校正掩膜18的例子，其中不透明区域18a/透明区域18b的尺寸和形状改变以更准确地制造图1的图案。

然而，即使利用OPC，仍可存在有源角圆化和图案临界尺寸的过度变化，这是由于光图案化条件(即，光刻设备、曝光能量，显影时间等的变化)造成的。图4示出即使在实现OPC的情况下隔离区域12的制造的变化类型，其中隔离区域12的端部20从区域到区域以及从晶圆到晶圆改变。随着器件的尺寸不断缩小，OPC和CD优化变得更加困难。因为隔离区域12之间的间隔距离是所得器件的重要的临界尺寸，所以需要更好地控制有源区和隔离区域的形成。

技术实现要素：

提供以下方法在半导体衬底中形成有源区和隔离区域：在衬底表面上形成第一材料；在第一材料上形成第二材料；形成多个第一沟槽到第二材料中，其中多个第一沟槽彼此平行；将第二沟槽形成到第二材料中，其中在衬底的中心区域中第二沟槽垂直于并且横过多个第一沟槽；将第一沟槽和第二沟槽填充以第三材料；移除第二材料以在第三材料中形成第三沟槽，所述第三沟槽彼此平行并且不延伸穿过衬底的中心区域；以及将第三沟槽延伸穿过第一材料并且进入到衬底中。

通过查看说明书、权利要求和附图，本发明的其他目的和特征将变得显而易见。

附图说明

图1为形成在半导体衬底上的常规隔离区域和有源区的俯视平面图。

图2为用于形成图1的隔离区域和有源区的常规光刻法光掩模的俯视图。

图3为用于形成图1的隔离区域和有源区的具有OPC校正的常规光刻法光掩模的俯视图。

图4为形成在半导体衬底上的常规隔离区域和有源区的俯视图，示出可发生在制造中的隔离区域中的变化。

图5A-图5I为按顺序示出在半导体衬底上形成有源区和隔离区域的步骤的俯视图。

图6A-图6I为沿着图5A-图5I的线A-A’截取的剖视图，按顺序示出在半导体衬底上形成有源区和隔离区域的步骤。

图7A-图7I为沿着图5A-图5I的线B-B’截取的剖视图，按顺序示出在半导体衬底上形成有源区和隔离区域的步骤。

具体实施方式

本文中公开的是在半导体晶圆中形成有源区和隔离区域的方法。该方法更好的定义形成在半导体晶圆上的区和区域的图案和临界尺寸并且对其提供更好的控制。图5A-图5I、图6A-图6I以及图7A-图7I示出半导体晶圆衬底上的有源区和隔离区域的制造方法，其中图5A-图5I示出俯视图，图6A-图6I示出沿着图5A-图5I中的线A-A’截取的剖视图，并且图7A-图7I示出沿着图5A-图5I中的线B-B’截取的剖视图。

应该指出的是，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”(之间未设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。同样，术语“相邻”包含“直接相邻”(两者间未设置中间材料、元件或空间)和“间接相邻”(两者间设置有中间材料、元件或空间)。例如，“在衬底上方”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

该方法开始于提供如图5A、图6A和图7A所示的半导体衬底22，该半导体衬底优选地为P型并且在本领域中是熟知的。第一层绝缘材料24，诸如二氧化硅(氧化物)形成在衬底22上。层24可例如通过氧化或通过沉积(例如，化学气相沉积CVD)而形成。伪材料诸如多晶硅(poly)的层26形成在绝缘层24上。多晶硅层26的形成可通过熟知的方法(诸如低压CVD或LPCVD)来进行。适当的第一光致抗蚀剂材料27形成在多晶硅层26上，并且执行掩模步骤以从某些区域(例如，在列方向上的平行条带，如图所示)选择性地移除光致抗蚀剂材料27。在光致抗蚀剂材料27被 移除的情况下，随后使用标准蚀刻技术(即，各向异性蚀刻工艺)将多晶硅层26的暴露部分蚀刻掉，从而在多晶硅层26中留下平行沟槽28。所得结构在图5A、图6A和图7A中示出。如图6A和图7A所示，在该阶段的结构在两个横截面A-A’和B-B’上为均匀的，其中平行竖直沟槽28在多晶硅层26中形成。

在第一光致抗蚀剂27被移除之后，第二合适的光致抗蚀剂材料30形成在结构上。第二掩模步骤用于移除中心区域CR中垂直于沟槽28(即，沿着剖面线A-A’)延伸的光致抗蚀剂30的水平条带，从而在光致抗蚀剂30中产生沟槽32，如图5B、图6B和图7B所示。水平沟槽32横过并且垂直于竖直沟槽28。然后执行多晶硅蚀刻以移除伪多晶硅26的暴露在沟槽32中的那些部分(即，在中心区域CR中将沟槽32沿水平方向延伸到多晶硅层26中)，如图5C、图6C和图7C所示。然后移除光致抗蚀剂30。掩膜材料34诸如氮化硅(氮化物)形成在结构上方，从而填充沟槽28和30，如图5D、6D和图7D所示。然后执行回蚀刻工艺以将掩膜材料34向下移除到伪多晶硅26的列的顶部(即，将多晶硅26用作蚀刻停止层)，如图5E、图6E和图7E所示。

然后使用多晶硅蚀刻工艺移除伪多晶硅26，从而留下向下延伸到掩膜材料中以暴露绝缘层24的沟槽36。除了被掩膜材料34覆盖的中心区域CR之外，这产生被沟槽36分开的掩膜材料34的列，如图5F、图6F和图7F所示。然后执行氧化物蚀刻以及之后的硅蚀刻以将沟槽36向下延伸穿过层24并且进入到衬底22中，如图5G、图6G和图7G所示。

此时，沟槽36可填充以绝缘材料38诸如二氧化硅(例如，使用二氧化硅沉积和CMP(化学机械抛光)，使用掩膜材料34作为蚀刻停止层)，从而产生图5H、图6H和图7H所示的结构(氧化物38的隔离区域设置在有源区之间)。作为另外一种选择或除此之外，氮化物和氧化物蚀刻在图5G、图6G和图7G中的结构上执行以产生中心区域CR中的裸硅以及在中心区域CR的任一侧上形成到衬底22的部分中的沟槽36，如图5I、图6I和图7I所示。此后，如本领域中已知的，绝缘体可形成于沟槽36中以形成隔离区域。

涉及两种光刻工艺的上述技术更准确地形成分开有源区的隔离区域，而无需使用任何特殊的OPC。沿X方向的有源区临界尺寸可被独立地控制。此外，沿X方向和Y方向两者的临界尺寸可被一致地控制。

应当理解，本发明不限于上述的和本文中示出的实施例，而是涵盖落在所附权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求或权利要求术语的范围，而是仅涉及可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。例如，虽然层24、26和34相对于上述实施例分别描述为氧化物、多晶硅和氮化物材料，但是可使用表现出充分区别的蚀刻特性的任何合适的材料。示于图中的隔离区域和有源区的图案可改变并且/或者在单个晶圆上重复复制。例如，虽然单个中心区域CR示于图中，但在单个晶圆上可存在多个此类中心区域CR。另外，根据权利要求和说明书显而易见的是，并非所有方法步骤都需要以所示出或受权利要求保护的精确顺序执行，而是需要以允许衬底上的隔离区域适当形成的任意顺序来执行。最后，单个材料层可以被形成为多个这种或类似材料层，反之亦然。