漏电断路器的制作方法

本发明涉及一种在电路的漏电流大于或等于规定值时将该电路断开的漏电断路器，特别涉及一种漏电断路器的动作电源。

背景技术：

在这种漏电断路器中内置的电源电路，在将从交流电路供给的交流电压(例如AC100V)通过整流电路变换成直流电压之后，将整流后的直流电压通过降压电路变换成更低的电压(例如，DC24V)，对漏电检测电路、跳闸装置供给驱动电源。

在这样的电源电路中，需要保护漏电检测电路、跳闸装置不受由于雷击或电弧接地等而在交流电路产生的浪涌电压、由于电磁接触器、继电器的开闭而产生的开闭浪涌等瞬时或者断续的浪涌电压(例如几千伏特)的影响。

作为其保护方法，已知一种电源电路，该电源电路设置有下述部件：电压检测电路，其根据整流电路的输出电压而检测浪涌电压；升压电路，其在该电压检测电路检测出浪涌电压时使降压电路的输出电压进行升压；以及电流吸收电路，其设置于降压电路的输出侧，在降压电路的输出电压达到规定的值时对浪涌电流进行吸收(例如，参照专利文献1)。

另外，作为其他浪涌电压的保护方法而存在下述方法，即，在整流电路与降压电路之间设置有过电压吸收单元。更详细地说，在使用齐纳二极管对侵入至交流电路的浪涌电压进行检测的过电压检测电路、降压电路的输入部的两端并联连接晶闸管和电容器的串联体，在过电压检测电路检测出浪涌电压的情况下，使晶闸管导通而使电容器吸收浪涌电压(例如，参照专利文献2)。

专利文献1：日本特开2009-95125号公报(图1)

专利文献2：日本特开2009-195033号公报(图5)

技术实现要素：

在现有的漏电断路器的电源电路中，在感应产生浪涌电压的情况下，通过升压电路使降压电路的输出电压进行升压，在降压电路的输出电压达到规定的值时使电流流过对浪涌电流进行吸收的电流吸收电路，从而钳位于固定的电压，防止构成漏电检测电路的部件因为过电压而发生故障。在该情况下，由于利用构成降压电路的MOS-FET使浪涌旁通，因此存在需要容许损耗大的大型的MOS-FET这样的问题。

另外，也考虑到在专利文献1中的整流电路与降压电路之间设置专利文献2所记载的保护单元。然而，在被施加了浪涌电压时，晶闸管对浪涌进行旁通，因此几乎所有的浪涌电压由在与整流电路相比设置于交流电路侧的输入电阻负担。因此，晶闸管的阳极与阴极之间的电压即整流电路的输出电压与晶闸管的导通电压(例如，2V)相等，MOS-FET的栅极与源极之间的电压小于或等于MOS-FET的栅极阈值电压(例如，4V)。于是，会产生下述问题，即，降压电路的输出电压有可能降低至例如0V而无法驱动跳闸装置，丧失作为漏电断路器的功能。

本发明就是为了解决上述课题而提出的，其目的在于能够使用最大容许损耗小的MOS-FET，实现漏电断路器的小型化。

本发明具有：开闭触点，其对电路进行开闭；漏电流检测器，其对电路的漏电流进行检测；电源电路，其将从电路供给的电力降压成低电压的电力；漏电检测电路，其由电源电路进行电源供给，基于漏电流检测器的检测信号对漏电进行检测；跳闸装置，其被漏电检测电路驱动而使开闭触点进行分离；开关元件，其设置于电源电路的输入侧的线间，在电源电路的输入电压达到规定值时导通；以及第1齐纳二极管，其是阴极朝向电源电路的正极侧而设置的，与开关元件形成串联体。

发明的效果

根据本发明，叠加至电路的浪涌电压由在降压电路的输入侧设置的开关元件和第1齐纳二极管的串联体进行旁通，因此在降压电路能够使用最大容许损耗小且外形小的部件，能够实现漏电断路器的小型化。

附图说明

图1是表示本发明的实施方式1中的使用了电源电路的、漏电断路器的结构的电路图。

图2是表示本发明的实施方式2中的使用了电源电路的、漏电断路器的结构的电路图。

图3是表示本发明的实施方式3中的使用了电源电路的、直流用漏电断路器的结构的电路图。

图4是表示本发明的实施方式4中的使用了电源电路的、直流用漏电断路器的结构的电路图。

具体实施方式

实施方式1.

图1是表示本发明的实施方式1中的使用了电源电路的、漏电断路器的结构的电路图。

在图1中，漏电断路器100具有：开闭触点2，其对交流电路1进行开闭；漏电检测电路6，其与在交流电路1中插入的零序变流器3连接，基于零序变流器3的检测信号对漏电进行检测；跳闸装置4，其具有跳闸线圈4a和跳闸机构4b，该跳闸线圈4a根据该漏电检测电路6的输出信号而经由晶体管8通电，该跳闸机构4b在该跳闸线圈4a通电时对开闭触点2进行分离驱动；以及电源电路5，其对漏电检测电路6和跳闸装置4两者进行供电。

电源电路5将从交流电路1输入的交流电压变换成规定的直流电压而对跳闸线圈4a供给励磁电流，并且通过恒压电路7变换成比电源电路5的输出电压低的规定电压而向漏电检测电路6进行供给。

下面，对电源电路5的详情进行说明。

电源电路5具有：限流电路51，其是对来自交流电路1的电流进行限制的电阻，与交流电路1连接；整流电路52，其连接在该限流电路51的后级，由二极管电桥将交流电压变换成直流电压；降压电路53，其设置于该整流电路52的输出侧，将来自整流电路52的直流电压降压成更低的直流电压；以及浪涌吸收电路54，其设置于整流电路52及降压电路53之间，对来自交流电路1的浪涌电压进行吸收。

降压电路53由下述部分构成，即：场效应晶体管53a(下面，记作FET)，其漏极与整流电路52的输出的正极连接；第2齐纳二极管53b，其阴极与该FET 53a的栅极连接，阳极与整流电路52的输出的负极连接；第1电阻53c，其一端与FET 53a的漏极连接；以及第2电阻53d，其一端与该第1电阻53c的另一端连接，另一端与第2齐纳二极管53b的阴极连接。

浪涌吸收电路54由下述部分构成，即：晶闸管54a、即开关元件，其阳极连接于整流电路52的输出的正极和FET 53a的漏极的连接点；第1齐纳二极管54b，其阴极与该晶闸管54a的阴极连接，阳极与整流电路52的输出的负极连接；第3电阻54c，其一端与晶闸管54a的栅极连接，另一端连接于第1电阻53c和第2电阻53d的连接点；以及第4电阻54d，其一端与晶闸管54a的栅极连接，另一端与第1齐纳二极管54b的阳极连接。

此外，晶闸管54a设置于整流电路52的输出的正极侧，第1齐纳二极管54b设置于整流电路52的输出的负极侧，但也可以将第1齐纳二极管54b设置于整流电路52的输出的正极侧，将晶闸管54a设置于整流电路的输出的负极侧。在该情况下，对浪涌电压进行检测的单元仅为晶闸管54a。

另外，关于晶闸管54a，不限于此，可以由例如MOSFET、IGBT、双极晶体管等开关元件构成。

另外，虽然示出了跳闸线圈4a及晶体管8与降压电路53的输出连接的例子，但也可以与整流电路52的输出连接。

接下来对动作进行说明。

首先，对不施加浪涌电压的通常状态的情况进行说明。

如果从交流电路1供给交流电压(例如，AC100V～440V左右)，则交流电流Ia流过限流电路51，通过整流电路52而变换成直流电压Va。

关于该直流电压Va，来自整流电路52的输出的直流电压Va由串联连接的第1电阻53c、第2电阻53d、以及第2齐纳二极管53b进行分压。并且，将第2电阻53d及第2齐纳二极管53b的串联体的两端电压设为电压Vc。

于是，施加在晶闸管54a的栅极的栅极施加电压Vb成为进一步通过第3电阻54c和第4电阻54d对电压Vc进行分压后的第4电阻54d的两端电压。

晶闸管54a导通需要满足：

Vb＞(第1齐纳二极管54b的齐纳电压)+(晶闸管54a的栅极触发电压) (1)。

在这里，满足式(1)的栅极施加电压Vb的值能够通过下面的式(2)求出。此外，Rf为第4电阻54d的电阻值，Ie为流过第3电阻54c及电阻54d的电流。

Vb＝Rf×Ie (2)

并且，关于代入至式(2)的电流Ie，能够通过解开由下面所示的式(3)～式(5)组成的3元联立方程式而求出。

Ic＝Id+Ie (3)

Va－Vz＝Rc×Ic+Rd×Id (4)

Va＝(Re+Rf)×Ie+Rc×Ic (5)

在这里，Ic为流过第1电阻53c的电流，Id为流过第2电阻53d的电流，Vz为第2齐纳二极管53b的齐纳电压。

现在，例如设为在交流电路1的输出电压为AC440V时，整流电路52的输出的直流电压Va的最大值约为622V，第2齐纳二极管53b的齐纳电压Vz为20V，第1电阻53c的电阻值Rc为1.8MΩ，第2电阻53d的电阻值Rd为83kΩ，第3电阻54c的电阻值Re为5.6kΩ，第4电阻54d的电阻值Rf为51kΩ，如果将它们代入至式(3)至式(5)，则

Ic＝Id+Ie (3')

622－20＝1.8×10⁶×Ic+83×10³×Ie (4’)

622＝(5.6×10³+51×10³)×Ie+1.8×10⁶×Ic (5')。如果将该(3')至(5')所示的3元联立方程式解开而求出Ie，则Ie＝0.34mA。并且，如果将该Ie的值代入至式(2)，则

Vb＝51×10³×0.34×10^-3＝17.5V。

此时，如果将晶闸管54a的栅极触发电压设为2V，则晶闸管54a实现导通的电压＝2V+20V＝22V，栅极施加电压Vb(17.5V)是比22V小的电压，因此晶闸管54a的栅极施加电压Vb未达到实现导通的电位，晶闸管54a的阳极与阴极之间不导通。

另一方面，根据直流电压Va，电流Id经由第1电阻53c、第2电阻53d而向第2齐纳二极管53b流动。由此，FET 53a的栅极电压成为第2齐纳二极管53b的齐纳电压，如果考虑到FET 53a的栅极阈值电压，则降压电路53的输出的电压Vd为：

Vd≈(第2齐纳二极管53b的齐纳电压)－(FET 53a的栅极阈值电压)。

在这里，在将第2齐纳二极管53b的齐纳电压设为20V，将FET53a的栅极阈值电压设为5V时，电源电路的输出的电压Vc为：Vc≈20－5＝15V。

电源电路5的输出的电压Vd对跳闸线圈4a及恒压电路7进行电源供电(例如15V)，恒压电路7将电源电路5的输出电压降压而对漏电检测电路6以规定的固定电压(例如DC5V)进行供电。

在这样的供电状态下，在交流电路1发生了漏电的情况下，在零序变流器3的输出产生信号，由漏电检测电路6判别为零序变流器3的输出信号电平超过了规定的基准值，将漏电跳闸信号输出至晶体管8。晶体管8根据该输出而成为导通，励磁电流从电源电路5经由晶体管8而流过跳闸线圈4a，跳闸机构4b进行动作，从而开闭触点2断开。

下面，对在交流电路1叠加有浪涌电压的情况进行说明。

如果在交流电压叠加了浪涌电压(例如，几kV)，则会出现由整流电路52整流成直流电压Va后的浪涌电压。整流电路52的直流电压Va由串联连接的第1电阻53c、第2电阻53d、以及第2齐纳二极管53b进行分压。并且，将第2电阻53d及第2齐纳二极管53b的串联体的两端电压设为电压Vc。施加在晶闸管54a的栅极的栅极施加电压Vb成为进一步通过第3电阻54c和第4电阻54d对电压Vc进行分压后的第4电阻54d的两端的电压。

当在交流电路1施加有浪涌电压1kV时，整流电路52的输出的直流电压Va的最大值约为1kV。如果将它们代入至式(3)至式(5)，则

Ic＝Id+Ie (3”)

1000－20＝1.8×10⁶×Ic+83×10³×Ie (4’')

1000＝(5.6×10³+51×10³)×Ie+1.8×10⁶×Ic (5”)，如果将该(3”)至(5”)所示的3元联立方程式解开而求出Ie，则Ie＝0.46mA。如果将该Ie的值代入至式(2)，则

Vb＝51×10³×0.46×10^-3＝23.7V。

此时，如果将晶闸管54a的栅极触发电压设为2V，则晶闸管54a实现导通的电压＝2V+20V＝22V，栅极施加电压Vb(23.7V)是比22V高的电压，因此晶闸管54a的栅极施加电压Vb达到实现导通的电位，晶闸管54a的阳极与阴极之间导通。

晶闸管54a导通的状态下的整流电路52的输出的直流电压Va保持固定，为：

Va＝晶闸管54a的栅极阈值电压+第1齐纳二极管54b的齐纳电压。

晶闸管54a的导通电压为2V，第1齐纳二极管54b的齐纳电压为20V，因此Va＝2+20＝22V。根据该直流电压Va，电流Id经由第1电阻53c、第2电阻53d而向第2齐纳二极管53b流动。由此，FET53a的栅极电压成为第2齐纳二极管53b的齐纳电压，如果考虑到FET53a的导通电压，则降压电路53的输出的电压Vd为：

Vd≈(第2齐纳二极管53b的齐纳电压)－(FET 53a的栅极阈值电压)。

在这里，第2齐纳二极管53b的齐纳电压为20V，FET 53a的栅极阈值电压为5V，因此降压电路53的输出的电压Vc为：Vc≈20－5＝15V。

这样，在晶闸管54a导通的状态下，降压电路53的输出的电压Vd也能够对跳闸线圈4a及恒压电路7进行电源供电(例如，15V)，恒压电路7将电源电路5的输出电压降压而对漏电检测电路6以规定的固定电压(例如，DC5V)进行供电。

由此，当在交流电路1叠加了浪涌电压，浪涌吸收电路54的晶闸管54a导通而吸收浪涌电压时，即使在交流电路1发生了漏电，也会由漏电检测电路6对在零序变流器3的输出产生的信号进行判定，在超过了规定的基准值的情况下，漏电检测电路6将漏电跳闸信号输出至晶体管8。并且，根据该输出，晶体管8成为导通，励磁电流从电源电路5经由晶体管8而流过跳闸线圈4a，跳闸机构4b进行动作，因此能够使开闭触点2断开。

另外，在晶闸管54a导通，浪涌吸收电路54吸收了浪涌电压之后，如果整流电路52的输出的直流电压Va变得小于或等于第1齐纳二极管54b的齐纳电压(例如，20V)，则流过第1齐纳二极管54b的电流Ib(例如，几μA)变得小于或等于晶闸管54a的截止电流，因此晶闸管54a截止，变得不导通。

根据本实施方式，具有：漏电检测电路6，其由降压电路53进行电源供给，基于零序变流器3的检测信号对漏电进行检测；跳闸装置4，其由降压电路53进行电源供给，被漏电检测电路6驱动而使开闭触点进行分离；晶闸管54a，其设置于降压电路53的输入侧的线间，在降压电路53的输入电压达到规定值时导通；以及第1齐纳二极管54b，其是阴极朝向降压电路53的正极侧而设置的，与晶闸管54a形成串联体，在交流电路1叠加的浪涌电压由晶闸管54a和第1齐纳二极管54b的串联体进行旁通，因此构成降压电路53的FET能够使用最大容许损耗小且外形小的FET，能够实现漏电断路器的小型化。

另外，在浪涌电压叠加于交流电路1时，浪涌电压由晶闸管54a和第1齐纳二极管54b的串联体进行旁通，即使在晶闸管54a导通时，降压电路53的输出电压也得到维持，因此能够使漏电检测电路6及跳闸装置4进行动作。

另外，用于检测浪涌电压的第1齐纳二极管54b能够采用齐纳电压低的齐纳二极管构成电路，因此能够实现漏电断路器的小型化。

实施方式2.

图2是表示本发明的实施方式2中的使用了电源电路的、漏电断路器的结构的电路图。

在本实施方式的漏电断路器101中，省略了实施方式1中的第1齐纳二极管54b，而是由第2齐纳二极管53b兼任，取得与上述的实施方式1相同的各种效果。

在图2中，在漏电断路器101的电源电路5中，由于删除了在实施方式1使用的第1齐纳二极管54b，因此晶闸管54a的阴极连接于第2电阻53d和第2齐纳二极管53b的连接点。其他的结构与实施方式1相同，因此省略详细说明。

接下来对动作进行说明。

首先，对不施加浪涌电压的通常状态的情况进行说明。

如果从交流电路1供给交流电压(例如，AC100V～440V左右)，则交流电流Ia流过限流电路51，通过整流电路52而变换成直流电压Va。

关于该直流电压Va，来自整流电路52的直流电压Va由串联连接的第1电阻53c、第2电阻53d、以及第2齐纳二极管53b进行分压。并且，将第2电阻53d及第2齐纳二极管53b的串联体的两端电压设为电压Vc。

于是，施加在晶闸管54a的栅极的栅极施加电压Vb成为进一步通过第3电阻54c和第4电阻54d对电压Vc进行分压后的第4电阻54d的两端电压。

另一方面，由于晶闸管54a的阴极连接于第2电阻53d和第2齐纳二极管53b的连接点，因此晶闸管54a导通需要满足下面的式(6)。

Vb＞(第2齐纳二极管53b的齐纳电压)+(晶闸管54a的栅极触发电压)(6)

在这里，满足式(6)的栅极施加电压Vb的值能够通过下述方式求出，即，与实施方式1相同地解开由式(3)～式(5)组成的3元联立方程式而求出电流Ie，将该Ie的值代入至式(2)。

与实施方式1相同地，将第1电阻53c的电阻值Rc设为1.8MΩ，将第2电阻53d的电阻值Rd设为83kΩ，将第3电阻54c的电阻值Re设为5.6kΩ，将第4电阻54d的电阻值Rf设为51kΩ，将第2齐纳二极管53b的齐纳电压设为20V。

与实施方式1相同地，电流Ie为：Ie＝0.34mA。如果将该Ie的值代入至式(2)，则

Vb＝51×10³×0.34×10^-3＝17.5V。

此时，如果将晶闸管54a的栅极触发电压设为2V，则晶闸管54a实现导通的电压＝2V+20V＝22V，栅极施加电压Vb(17.5V)是比22V低的电压，因此晶闸管54a的栅极施加电压Vb未达到实现导通的电位，所以晶闸管54a的阳极与阴极之间不导通。

下面，对在交流电路1叠加有浪涌电压的情况进行说明。

如果在交流电压叠加了浪涌电压(例如，1kV)，则与实施方式1相同地，Ie＝0.46mA。如果将求出的Ie的值代入至式(2)，则

Vb＝51×10³×0.46×10^-3＝23.7V。

此时，如果将晶闸管54a的栅极触发电压设为2V，则晶闸管54a实现导通的电压＝2V+20V＝22V，栅极施加电压Vb(23.7V)是比23.7V高的电压，因此晶闸管54a的栅极施加电压Vb达到实现导通的电位，晶闸管54a的阳极与阴极之间导通。

另外，在晶闸管54a导通，浪涌吸收电路54吸收了浪涌电压之后，如果整流电路52的输出的直流电压Va变得小于或等于第2齐纳二极管53b的齐纳电压(例如，20V)，则由于流过第2齐纳二极管53b的电流Ib(例如，几μA)小于或等于晶闸管54a的截止电流，因此晶闸管54a截止，变得不导通。

其他的动作与实施方式1相同，因此省略说明。

根据本实施方式，具有：漏电检测电路6，其由降压电路53进行电源供给，基于零序变流器3的检测信号对漏电进行检测；跳闸装置4，其由降压电路53进行电源供给，被漏电检测电路6驱动而使开闭触点进行分离；晶闸管54a，其设置于降压电路53的输入侧的线间，在降压电路53的输入电压达到规定值时导通；以及第2齐纳二极管53b，其是阴极朝向降压电路53的正极侧而设置的，与晶闸管54a形成串联体，在交流电路1叠加的浪涌电压通过晶闸管54a和第2齐纳二极管53b的串联体而旁通，因此构成降压电路53的FET能够使用最大容许损耗小且外形小的FET，能够实现漏电断路器的小型化。

另外，由于将第2齐纳二极管53b的阴极和晶闸管54a的阴极连接，因此第2齐纳二极管53b构成与晶闸管54a的串联体，所以能够削减使用部件，能够实现漏电断路器的小型化。

实施方式3.

图3是表示本发明的实施方式3中的使用了电源电路的、直流用漏电断路器的结构的电路图。

在图3中，本实施方式的漏电断路器102将实施方式1中的浪涌吸收电路54应用于直流用漏电断路器。在实施方式1中作为漏电流检测器而使用了零序变流器，但在本实施方式中，作为漏电流检测器，使用能够对直流的漏电流进行检测的磁通门传感器31，将晶闸管54a变更为栅控截止晶闸管54e。并且，本实施方式也取得与上述的实施方式1相同的各种效果。

如图3所示，磁通门传感器31具有：环状的芯31a，其被直流电路11穿通；线圈31b，其卷绕于芯31a；驱动电路31c，其以正负对称的矩形波对线圈31b施加电压，以一边使线圈31b的磁通方向反转一边使线圈31b的磁通密度饱和；以及检测电路31d、即漏电检测电路，其根据与流过线圈31b的线圈电流相对应地变化的测定电压而对漏电流进行检测。

另外，对于在实施方式1设置的整流电路52，虽然也可以为了防止正极和负极的逆连接时的故障而设置，但在用于直流电路时并不是必备的，因此将其删除，将降压电路53以及浪涌吸收电路54与限流电路51直接连接。详细地说，在从直流电路11供给的电压的正极侧连接有晶闸管54a的阳极和FET 53a的漏极，在从直流电路11供给的电压的负极侧连接有第1齐纳二极管54b的阳极以及第2齐纳二极管53b的阳极。

此外，关于栅控截止晶闸管54e，不限于此，只要是自消弧型开关元件即可，可以由例如MOSFET、IGBT、双极晶体管等构成。

关于本实施方式中的电源电路5的动作，由于与在实施方式1中通过整流电路52进行直流电压化之后相同，因此省略说明。

根据本实施方式，具有：磁通门传感器31，其由降压电路53进行电源供给，对直流电路11的漏电进行检测；跳闸装置4，其由降压电路53进行电源供给，被磁通门传感器31驱动而使开闭触点进行分离；晶闸管54a，其设置于降压电路53的输入侧的线间，在降压电路53的输入电压达到规定值时导通；以及第1齐纳二极管54b，其是阴极朝向降压电路53的正极侧而设置的，与晶闸管54a形成串联体，在交流电路1叠加的浪涌电压由晶闸管54a和第1齐纳二极管54b的串联体进行旁通，因此构成降压电路53的FET能够使用最大容许损耗小且外形小的FET，能够实现漏电断路器的小型化。

实施方式4.

图4是表示本发明的实施方式4中的使用了电源电路的、直流用漏电断路器的结构的电路图。

在图4中，本实施方式的漏电断路器103将实施方式2中的浪涌吸收电路54应用于直流用漏电断路器。在实施方式2中作为漏电流检测器而使用了零序变流器，但在本实施方式中，作为漏电流检测器，使用能够对直流的漏电流进行检测的磁通门传感器31，将晶闸管54a变更为栅控截止晶闸管54e。并且，取得与上述的实施方式2相同的各种效果。

此外，在本实施方式中，为了防止正极和负极的逆连接时的故障，设置了在实施方式3中未设置的整流电路52。

如图4所示，磁通门传感器31具有：环状的芯31a，其被直流电路11穿通；线圈31b，其卷绕于芯31a；驱动电路31c，其以正负对称的矩形波对线圈31b施加电压，以一边使线圈31b的磁通方向反转一边使线圈31b的磁通密度饱和；以及检测电路31d、即漏电检测电路，其根据与流过线圈31b的线圈电流相对应地变化的测定电压而对漏电流进行检测。

其他的结构与实施方式2相同，因此省略说明。

根据本实施方式，具有：磁通门传感器31，其由降压电路53进行电源供给，对直流电路11的漏电进行检测；跳闸装置4，其由降压电路53进行电源供给，被磁通门传感器31驱动而使开闭触点进行分离；晶闸管54a，其设置于降压电路53的输入侧的线间，在降压电路53的输入电压达到规定值时导通；以及第2齐纳二极管53b，其是阴极朝向降压电路53的输入的正极侧而设置的，与晶闸管54a形成串联体，在交流电路1叠加的浪涌电压由晶闸管54a和第1齐纳二极管54b的串联体进行旁通，因此构成降压电路53的FET能够使用最大容许损耗小且外形小的FET，能够实现漏电断路器的小型化。

另外，由于将第2齐纳二极管53b的阴极和晶闸管54a的阴极连接，因此第2齐纳二极管53b构成与晶闸管54a的串联体，所以能够削减使用部件，能够实现漏电断路器的小型化。

标号的说明

1交流电路，2开闭触点，3零序变流器，

4跳闸装置，4a跳闸线圈，4b跳闸机构，

5电源电路，51限流电路，52整流电路，

53降压电路，53a场效应晶体管(FET)，

53b第2齐纳二极管，

54浪涌吸收电路，54a晶闸管，

54b第1齐纳二极管，

6漏电检测电路，7恒压电路，8晶体管，

100漏电断路器。