MOS晶体管的形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种MOS晶体管的形成方法。

背景技术：

随着半导体器件集成度的不断提高，在制作MOS晶体管时，以高k(高介电常数)材料作为栅介质层，并以金属材料作为栅极，已经成为半导体器件制造的主流技术。

现有具有金属栅极-高k介质层结构的MOS晶体管可以采用先栅极和后栅极两种方法形成。然而，无论采用何种方法，都会遇到金属栅极中，金属发生扩散的现象。

特别当采用铝作为金属栅极时，铝的扩散成为MOS晶体管制作的重大问题。铝的扩散会损害影响器件的可靠性能，例如损害影响经时击穿性能(time dependent dielectric breakdown，TDDB)、负偏压温度不稳定性能(Negative Bias Temperature Instability，NBTI)和正偏压温度不稳定性能(Positive Bias Temperature Instability，PBTI)等。并且，MOS晶体管的载流子迁移率也因铝的扩散而下降，器件性能大受影响。

技术实现要素：

本发明解决的问题是提供一种MOS晶体管的形成方法，以提高MOS晶体管的性能。

为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成伪栅结构，所述伪栅结构两侧具有足状的底部；

在所述半导体衬底上和所述伪栅结构周边形成层间介质层，所述层间介质层上表面与所述伪栅结构的上表面齐平；

去除所述伪栅结构以形成凹槽，所述凹槽两侧具有足状的底角；

在所述凹槽的底部形成界面层；

在所述凹槽的底部和侧壁形成高k介质层，所述高k介质层覆盖所述界面层；

在所述高k介质层上形成第一扩散阻挡层；

采用溅射方法对所述第一扩散阻挡层正对所述凹槽槽口的部分进行离子轰击处理；

在所述离子轰击处理后，在所述第一扩散阻挡层上形成第二扩散阻挡层。

可选的，所述溅射方法采用氩离子对所述第一扩散阻挡层进行所述离子轰击处理。

可选的，采用物理气相沉积方法形成所述第一扩散阻挡层。

可选的，在同一反应腔室内进行所述第一扩散阻挡层的形成步骤和所述离子轰击处理步骤。

可选的，采用原子层沉积方法形成所述第二扩散阻挡层。

可选的，所述第一扩散阻挡层和所述第二扩散阻挡层材料相同。

可选的，所述第一扩散阻挡层和所述第二扩散阻挡层的材料为氮化钛。

可选的，所述第一扩散阻挡层的厚度范围为

可选的，所述第二扩散阻挡层的厚度范围为

可选的，在形成所述第二扩散阻挡层后，还包括：

在所述第二扩散阻挡层上形成功函数金属层；

在所述功函数金属层上形成金属层，所述金属层填充满所述凹槽。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，通过先形成具有足状底部的伪栅结构，从而保证形成具有足状底部的凹槽，然后在凹槽中形成第一扩散阻挡层，并利用离子轰击处理，使得第一扩散阻挡层位于凹槽底部的部分中，中间厚度变均匀，两端厚度增大，之后在第一扩散阻挡层上形成第二扩散阻挡层，第一扩散阻 挡层和第二扩散阻挡层一同组成相应的扩散阻挡层，从而更好地防止金属栅极发生金属扩散，提高MOS晶体管的性能。

进一步，在同一反应腔室内进行所述第一扩散阻挡层的形成步骤和所述离子轰击处理步骤，从而节省时间，节约成本。

附图说明

图1至图8是本发明实施例所提供的MOS晶体管的形成方法各步骤对应结构示意图。

具体实施方式

发明人发现，金属栅极中的铝有两条扩散路线，一条是通过金属铝栅极下方向下扩散(即通过沟道区上方向下扩散)，另一条是通过金属铝栅极两侧进行扩散。虽然，现有MOS晶体管的形成方法在制作金属栅极之前，在用于填充金属栅极的凹槽内先形成扩散阻挡层，以防止铝扩散，但是，由于现有方法制作的扩散阻挡层通常会有具大的收缩应力(特别是采用物理气相沉积法形成的扩散阻挡层，应力较大)，在应力作用下，扩散阻挡层会出现位于凹槽底部中央的部分厚大，往凹槽两侧底角部分的厚度逐渐减小的情况，即位于凹槽底部的扩散阻挡层呈现中间厚，两端变薄的“弓”形(“bow”shape)，这种形状的扩散阻挡层不能很好地防止铝扩散，易造成铝通过凹槽两侧底角向外扩散的情况。此外，现有方法形成扩散阻挡层时，台阶覆盖率通常较小，导致位于凹槽侧壁的扩散阻挡层厚度较小，因此，铝也容易通过凹槽两侧侧壁向外扩散，即铝容易通过金属铝栅极两侧进行扩散。

为此，本发明提供一种新的MOS晶体管的形成方法，所述形成方法通过先形成具有足状底部的各伪栅结构，从而保证形成具有足状底部的各凹槽，然后在各凹槽中形成各第一扩散阻挡层，并利用离子轰击处理，使得各第一扩散阻挡层位于各凹槽底部的部分中，中间厚度变均匀，两端厚度增大，之后在各第一扩散阻挡层上对应形成各第二扩散阻挡层，各第一扩散阻挡层对就和各第二扩散阻挡层一同组成相应的各扩散阻挡层，从而更好地防止金属栅极发生金属扩散，提高MOS晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细的说明。

本发明实施例提供一种MOS晶体管的形成方法，请结合参考图1至图8。

请参考图1，提供半导体衬底100。

本实施例中，半导体衬底100具体为硅衬底。其它实施例中，半导体衬底100可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底、绝缘体上硅结构衬底，或者是金刚石衬底，还可以是本领域技术人员所知的其他半导体材料的衬底。

本实施例中，半导体衬底100中还可以形成有隔离结构(未标注)，所述隔离结构可以是浅沟槽隔离结构，或其他用于器件隔离或有源区隔离的隔离结构。所述隔离结构可以用于隔开不同的有源区。

通过所述隔离结构的隔离，本实施例所提供的半导体衬底100中具有第一有源区(未标注)和第二有源区(未标注)，本说明书图1至图8中用虚线(未标注)将所述第一有源区和第二有源区进一步加以区分，虚线左边的有源区为所述第一有源区，虚线右边的有源区为所述第二有源区。

请继续参考图1，在半导体衬底100上形成伪栅结构，并在所述伪栅结构两侧形成足状(footing)的底部，也就是说，所述伪栅结构两侧具有足状的底部。具体的，在所述第一有源区形成第一伪栅结构(未标注)，所述第一伪栅结构包括第一伪栅极110和位于第一伪栅极110与半导体衬底100之间的介质层101。在所述第二有源区形成第二伪栅结构(未标注)，所述第二伪栅结构包括第二伪栅极120和位于第二伪栅极120与半导体衬底100之间的介质层101。

各所述伪栅结构足状的底部可以参考图1中的各虚线圈(未标注)包围部分。

形成所述第一伪栅结构和第二伪栅结构的过程可以为：在所述第一有源区和第二有源区表面形成介质层101，在介质层101上形成伪栅材料层(未示出)，在所述伪栅材料层上形成第一掩膜材料层(未示出)，在所述第一掩膜材料层上形成第二掩膜材料层(未示出)，在所述第二掩膜材料层上形成图案化的光刻胶层(未示出)，以所述光刻胶层为掩模，依次刻蚀所述第二掩膜材 料层、第一掩膜材料层、伪栅材料层，从而形成上述第一伪栅结构和第二伪栅结构，位于所述第一伪栅结构上的所述第一掩膜材料层和第二材料掩膜层保留为第一掩膜层111和第二掩膜层112，位于所述第二伪栅结构上的所述第一掩膜材料层和第二材料掩膜层保留为第一掩膜层121和第二掩膜层122，如图1所示。

需要说明的是，本实施例中，介质层101还同时位于整个所述第一有源区表面，以及整个所述第二有源区表面。其它实施例中，所述介质层可以仅位于伪栅极与半导体衬底100之间(即此时所述介质层只位于第一伪栅极110和半导体衬底100之间，以及第二伪栅极120和半导体衬底100之间，不存在未被第一伪栅极110或第二伪栅极120直接覆盖的介质层)。为保证所述介质层仅位于伪栅极与半导体衬底100之间，在形成第一伪栅结构和第二伪栅结构时，可以继续向下刻蚀所述介质层，以去除未被第一伪栅结构和第二伪栅结构覆盖的所述介质层。需要说明的是，其它实施例中，在去除了未被第一伪栅结构和第二伪栅结构覆盖的所述介质层后，也可以在暴露的半导体衬底表面上重新形成新的所述介质层。

需要特别说明的是，现有的形成方法中，并不希望所述第一伪栅结构和第二伪栅结构两侧形成足状的底部，但是本发明所提供的形成方法中，专门利用伪栅结构的这种足状底部。

本实施例中，介质层101的材料可以为氧化硅。所述伪栅材料层的材料可以为多晶硅，即第一伪栅极110和第二伪栅极120的材料可以为多晶硅。所述第一掩膜材料层的材料可以为氧化硅，所述第二掩膜材料层的材料可以为氮化硅。

请参考图2，在第一伪栅极110两侧形成第一偏移侧墙113，并以第一偏移侧墙113为掩模，对所述第一伪栅结构两侧下方的半导体衬底100进行轻掺杂源漏注入(LDD)，以形成第一轻掺杂区(未示出)。同样的，在第二伪栅极120两侧形成第二偏移侧墙123，并以所述第二偏移侧墙123为掩模，对所述第二伪栅结构两侧下方的半导体衬底100进行轻掺杂源漏注入，以形成第二轻掺杂区(未示出)。

本实施例中，第一偏移侧墙113和第二偏移侧墙123的材料可以为氧化硅。

请继续参考图2，在第一伪栅极110两侧形成第一主侧墙114以覆盖第一偏移侧墙113，并以所述第一主侧墙114为掩模，对所述第一伪栅结构两侧下方的半导体衬底100进行重掺杂源漏注入，以形成第一重掺杂区(未示出)，所述第一重掺杂区为第一伪栅极110对应的源区或漏区。同样的，在第二伪栅极120两侧形成第二主侧墙124以覆盖第二偏移侧墙123，并以所述第二主侧墙124为掩模，对所述第二伪栅结构两侧下方的半导体衬底100进行重掺杂源漏注入，以形成第二重掺杂区(未示出)，所述第二重掺杂区为第二伪栅极120对应的源区或漏区。

本实施例中，第一主侧墙114和第二主侧墙124的材料可以为氮化硅。

需要说明的是，在其它实施例中，还可以在所述第一伪栅结构和第二伪栅极结构两侧下方的半导体衬底100形成口袋(Pocket)掺杂区等区域。

请继续参考图2，本实施例中，当所述第二有源区形成PMOS晶体管时，还可以在第二有源区的源区和漏区中形成凹槽(未示出)，即在第二伪栅结构两侧下方的半导体衬底100形成所述凹槽，并采用锗硅等应力材料填充满所述凹槽，形成应力锗硅结构1201(即形成源漏嵌入式锗硅)。

需要说明的是，图中虽未显示，本实施例中，在第一有源区形成NMOS晶体管，第一有源区中未形成应力结构。但其它实施例中，当在第一有源区形成NMOS晶体管时，还可以在所述第一有源区的源区和漏区中形成应力碳硅结构。

请参考图3，在半导体衬底100上和上述第一伪栅结构和第二伪栅结构周边形成层间介质层102，并对层间介质层102进行平坦化，使层间介质层102上表面与上述各伪栅结构的上表面齐平。具体的，本实施例使得层间介质层102上表面与第一伪栅极110和第二伪栅极120的上表面齐平。

本实施例中，层间介质层102的材料可以为氧化硅或者氮化硅。在形成层间介质层102之后，可以采用化学机械研磨(CMP)方法对层间介质层102和两个所述伪栅结构进行平坦化，从而去除图2所示的第一掩膜层111、第二 掩膜层112、第一掩膜层121和第二掩膜层122，从而使层间介质层102上表面与所述第一伪栅极110和第二伪栅极120的上表面齐平。

请参考图4，去除图3所示的所述伪栅结构以形成凹槽，所述凹槽两侧具有足状的底角。具体的，去除所述第一伪栅结构形成第一凹槽1100，去除所述第二伪栅结构形成第二凹槽1200。

本实施例中，可以采用干法刻蚀工艺或者湿法刻蚀工艺去除所述第一伪栅结构和第二伪栅结构，并且，相应的刻蚀工艺还可以同时刻蚀去除图3所示的第一偏移侧墙113和第二偏移侧墙123。

请参考图5，在第一凹槽1100的底部形成第一界面层115，在第二凹槽1200的底部形成第二界面层125。

本实施例中，各所述界面层的材料可以为氧化硅，可以采用化学氧化法或者热氧化法在衬底上直接形成各所述界面层。在本发明的其它实施例中，各所述界面层也可以为其它具有低介电常数的材料制作而成，例如氧化镧(L₂O₃)。所述界面层能够提高沟道(trench)载流子迁移率，并可以修复半导体衬底100在形成所述凹槽的刻蚀过程受到的损伤。

请继续参考图5，在第一凹槽1100的底部和侧壁形成第一高k介质层116，第一高k介质层116覆盖第一界面层115。在第二凹槽1200的底部和侧壁形成第二高k介质层126，第二高k介质层126覆盖第二界面层125。

本实施例中，所述高k介质层的材料可以为氧化铪(HfO₂)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)，氧化镧(La₂O₃)、氧化锆(ZrO₂)、硅氧化锆(ZrSiO)、氧化钛(TiO₂)和氧化钇(Y₂O₃)中的一种，或多种的任意组合。所述高k介质层可以采用溅射、脉冲激光沉积法(Pulsed Laser Deposition，PLD)、金属有机化合物化学气相沉淀法(Metal-organic Chemical Vapor Deposition，MOCVD)、原子层沉积法(Atomic layer deposition，ALD)或其他合适的方法形成。

请参考图6，在第一高k介质层116上形成第一扩散阻挡层117(即在具有第一高k介质层116的第一凹槽1100底部和侧壁形成第一扩散阻挡层117)，在第二高k介质层126上形成第一扩散阻挡层127(即在具有第二高k介质层 126的第二凹槽1200底部和侧壁形成第一扩散阻挡层127)。

本实施例中，第一扩散阻挡层117和第一扩散阻挡层127的材料可以为氮化钛。

本实施例中，可以控制第一扩散阻挡层117和第一扩散阻挡层127的厚度范围为一方面，使第一扩散阻挡层117和第一扩散阻挡层127能够完全覆盖在各凹槽的各个表面，另一方面，防止第一扩散阻挡层117和第一扩散阻挡层127厚度太大，影响后续各凹槽的填充。

本实施例中，可以采用物理气相沉积方法(PVD)形成第一扩散阻挡层117和第一扩散阻挡层127。所述物理气相沉积法可以利用真空蒸镀、溅射镀膜(溅射方法)、电弧等离子体镀、离子镀膜及分子束外延等多种方法进行。本实施例中，具体可以采用溅射方法进行。

当物理气相沉积法利用溅射方法进行时，是在充惰性气体的一定真空条件下，使惰性气体进行辉光放电，这时惰性气体原子电离成惰性气体离子，惰性气体离子在电场力的作用下，加速轰击以镀料制作的阴极靶材(例如氮化钛靶材)，靶材会被溅射出来而沉积到第一凹槽1100和第二凹槽1200的底部和侧壁表面。如果采用直流辉光放电，称直流溅射，采用射频(RF)辉光放电引起的称射频溅射，采用磁控辉光放电引起的称磁控溅射。溅射过程含有动量的转换，所以溅射出的粒子是有方向性的。

物理气相沉积法过程简单，对环境改善，无污染，耗材少，成膜均匀致密且结合力强。并且，由于物理气相沉积法台阶覆盖率较低，因此，形成的各第一扩散阻挡层位于各凹槽侧壁的部分厚度较小，因此，不需要采用其它工艺(例如抗反射层形成工艺)来扩大各凹槽的开口尺寸(以提高后续工艺的填充性能)，从而节省了工艺步骤。

但是，由于材料和方法本身的特征，物理气相沉积法形成的第一扩散阻挡层117和第一扩散阻挡层127内部具有较大的收缩应力，导致所形成的第一扩散阻挡层117和第一扩散阻挡层127中，位于相应凹槽底部的部分易出现中间厚两端薄的情况(通常，各第一扩散阻挡层位于各凹槽底部的部分中，中间部分可以比两端厚50～70％)，如图6所示。并且，由于物理气相沉积法 的台阶覆盖率较低，因此，第一扩散阻挡层117和第一扩散阻挡层127位于相应凹槽侧壁的厚度小于位于相应凹槽底部的厚度，导致后续金属栅极中的金属易沿栅极两侧扩散的情况。而由于物理气相沉积方法的台阶覆盖率较低，以及位于各凹槽底部的部分向中间收缩，这两个方面的原因共同造成第一扩散阻挡层117和第一扩散阻挡层127位于各凹槽底角处的部分最薄，即第一扩散阻挡层117和第一扩散阻挡层127位于各凹槽底部的部分呈“弓”形，如图6所示，因此，如果仅按此方案形成扩散阻挡层，后续金属栅极中的金属最容易沿各凹槽的底角进行扩散(同时还容易沿金属栅极两侧进行扩散)。

综合上述可知，金属栅极中的金属最容易沿各凹槽的底角进行扩散，并且容易沿栅极两侧扩散的问题。而通过本实施例所提供的形成方法，能够得到较好的解决所述问题，具体原因请继续参考本说明书后续内容。

请参考图7，采用溅射方法对所述第一扩散阻挡层正对图6所示凹槽槽口的部分进行离子轰击处理。具体的，采用溅射方法对第一扩散阻挡层117正对第一凹槽1100槽口的部分进行离子轰击处理，采用溅射方法对第二扩散阻挡层127正对第二凹槽1200槽口的部分进行离子轰击处理。

由于离子轰击处理中，离子的运用方向受电场方向控制(即受电压施加方向控制)，因此，离子轰击处理具有方向性(各向异性)。图6中，在所述第一有源区上方用两条短虚线(未标注)显示第一凹槽1100槽口正对的位置，从此这些位置向下打入第一凹槽1100底部的离子会对第一扩散阻挡层127造成轰击作用。同样的，所述第二有源区上方用两条短虚线(未标注)显示第二凹槽1200槽口正对的位置，从此这些位置向下打入第二凹槽1200底部的离子会对第一扩散阻挡层127造成轰击作用。

本实施例中，所述溅射方法可以采用氩离子对第一扩散阻挡层进行离子轰击处理。溅射用的轰击粒子通常是带正电荷的惰性气体离子，用得最多的是氩离子。

前面已经提到，本实施例可以采用物理气相沉积法形成第一扩散阻挡层，因此，本实施例可以利用上述物理气相沉积法中使用到的溅射方法进行所述离子轰击处理。由于本实施例可以利用物理气相沉积过程中的溅射方法进行 所述离子轰击处理，因此，本实施例中，可以在同一反应腔室内进行所述第一扩散阻挡层的形成步骤和所述离子轰击处理步骤，从而节省时间，节约成本。其它实施例中，所述第一扩散阻挡层的形成步骤和所述离子轰击处理步骤也可以在不同的腔室或者设备中进行，此时，所述离子轰击处理可以单独进行，但其过程和原理可以参考前述内容。

利用上述物理气相沉积法中使用到的溅射方法进行所述离子轰击处理具体可以包括以下操作：将相应的溅射靶材撤去或阻挡，改变所述溅射的条件，包括施加与所述物理气相沉积方法过程相反的电压，使相应的离子反向运动，从而使离子通过各凹槽槽口直接轰击各所述第一扩散阻挡层位于各所述凹槽底部的部分，实现所述离子轰击处理。具体过程中，可以调整使得所述轰击处理采用较小的溅射偏压，从而使第一扩散阻挡层117和第一扩散阻挡层127被相应的离子轰击后，能够使第一扩散阻挡层117和第一扩散阻挡层127内部相应的粒子发生迁移，但相应的粒子又不会向各凹槽外部或者各凹槽侧壁逸出，而是仅向两端迁移，并保证即使少部分相应的粒子能够从各第一扩散阻挡层逸出后，也没有足够能量向其它区域移动，而是同样落向凹槽两侧的底角(此过程可视为一种低能量的溅射)。在此条件下适当采用相对较长的轰击时间，从而保证被轰击处理的第一扩散阻挡层117和第一扩散阻挡层127中，相应的粒子充分向各槽口两侧的底角移动，进而使呈足状的各凹槽底角最终被各第一扩散阻挡层填充满。最终，本实施例通过所述溅射过程，使各第一扩散阻挡层位于各凹槽底部的部分，从原本中间厚两端薄的情况，变成两端厚中间平坦的情况，如图7所示。

所述离子轰击处理后，图6所示第一扩散阻挡层117转化为图7所示第一扩散阻挡层118，第一扩散阻挡层118与第一扩散阻挡层117的区别在于，第一扩散阻挡层118正对第一凹槽1100槽口的部分的厚度基本均匀，并且，由于第一扩散阻挡层118完全填充满第一凹槽1100足状的底角，因此第一扩散阻挡层118位于第一凹槽1100两侧底角部分的厚度最大。同样的，所述离子轰击处理后，图6所示第二扩散阻挡层127转化为图7所示第二扩散阻挡层128，第一扩散阻挡层128与第一扩散阻挡层127的区别在于，第一扩散阻挡层128正对第二凹槽1200槽口的部分的厚度基本均匀，并且，由于第一扩 散阻挡层128完全填充满第二凹槽1200足状的底角，因此第一扩散阻挡层128位于第二凹槽1200两侧底角部分的厚度最大。

综上可知，本实施例先利用具有足状底部的各伪栅结构，从而保证形成具有足状底部的各凹槽，然后在各凹槽中形成各第一扩散阻挡层，并利用离子轰击处理，使得各第一扩散阻挡层位于各凹槽底部的部分中，中间厚度变均匀，两端厚度增大。可见，正是由于形成了足状底部的凹槽，因此，后续才能够形成填充凹槽足状底部的各第一扩散阻挡层，也就是说，才能够保证最终形成的各第一扩散阻挡层中，位于凹槽底部部分两端厚度最大且中间厚度均匀。

请参考图8，在离子轰击处理后，在第一扩散阻挡层上形成第二扩散阻挡层。具体的，在第一扩散阻挡层118上形成第二扩散阻挡层119，在第一扩散阻挡层128上形成第二扩散阻挡层129。

本实施例中，可以使各第二扩散阻挡层和各第一扩散阻挡层材料相同，因此，可以使第一扩散阻挡层和第二扩散阻挡层的材料均为氮化钛。

本实施例中，采用原子层沉积方法形成第二扩散阻挡层119和第二扩散阻挡层129。原子层沉积法具有接近100％的阶梯覆盖率，因此，采用原子层沉积方法形成第二扩散阻挡层，能够在凹槽底部和侧壁的全部第一扩散阻挡层的表面形成厚度均匀的第二扩散阻挡层。

上述离子轰击处理过程中，相应的(氩)离子能量通常在第一扩散阻挡层原子的结合能以上，从而保证相应的原子发生迁移和逸出，并堆积在相应的底角位置。但是这个过程会同时对第一扩散阻挡层造成表面损伤。因此，本实施例在第一扩散阻挡层上形成第二扩散阻挡层，可以起到修复上述损伤的作用。并且，上述离子轰击处理过程中，最终使各第一扩散阻挡层位于凹槽底部的部分呈中间厚度均匀且两端厚度最大的情况，并且中间部分的厚度可以控制至与原本位于各凹槽侧壁部分的厚度基本相等(这是因为，在上述离子轰击处理过程中，各凹槽侧壁部分的各第一扩散阻挡层厚度基本不变，而各凹槽底部部分的各第一扩散阻挡层厚度总体减小且变得均匀)。因而，后续可以采用原子层沉积法形成各第二扩散阻挡层，从而使最终全部扩散阻挡 层位于凹槽底部中间位置部分和位于凹槽侧壁部分的厚度基本相等，解决了后续金属栅极容易向侧边扩散的问题，提高所形成的MOS晶体管的性能。

可见，本实施例通过在第一扩散层上形成第二扩散阻挡层，使第一扩散阻挡层和第二扩散阻挡层一同组成相应的扩散阻挡层，从而更好地防止金属栅极发生金属扩散。

本实施例中，可以控制第二扩散阻挡层119和第二扩散阻挡层129的厚度范围为每个有源区中，相应的第二扩散阻挡层和离子轰击处理后的第一扩散阻挡层的厚度之后为扩散阻挡层的总厚度，一方面，需要保证扩散阻挡层的总厚度能够防止金属扩散，另一方面，要尽量减小扩散阻挡层的总厚度，以有利于后续的填充。

需要说明的是，图中虽未显示，但本实施例后续还可以在形成第二扩散阻挡层后，在第二扩散阻挡层上形成功函数金属层，并在功函数金属层上形成金属层，金属层填充满凹槽，形成相应的金属栅极，从而形成完整的MOS晶体管。本实施例中，所述金属可以为铝。

本实施例所提供的形成方法中，通过控制第一扩散阻挡层的各参数(例如厚度参数)，从而形成第一扩散阻挡层117和第一扩散阻挡层127，并且，通过对第一扩散阻挡层117和第一扩散阻挡层127进行离子轰击处理，使第一扩散阻挡层117和第一扩散阻挡层127转化为第一扩散阻挡层118和第一扩散阻挡层128，最后通过形成第二扩散阻挡层119和第二扩散阻挡层129，较好地解决了金属栅极中，金属最容易沿各凹槽的底角进行扩散，并且容易沿栅极两侧扩散的问题，提高MOS晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。