半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术：

随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，半导体器件的性能越来越强，集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层互连技术被广泛使用。

传统的互连结构是由铝金属制备而成的，但是随着半导体尺寸的不断缩小，越来越小的互连结构中承载越来越高的电流，且互连结构的响应时间要求越来越短，传统铝互连结构已经不能满足要求；因此，铜金属已经取代铝金属作为互连结构的材料。与铝相比，金属铜的电阻率更低且抗电迁移性更好，铜互连结构可以降低互连结构的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。因此，铜互连技术取代铝互连技术成为发展趋势。

尽管采用铜金属作为半导体结构中互连结构的材料能在一定程度上改善半导体结构的性能，然而半导体结构的性能仍有待提高。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底以及位于基底表面的第一介质层；图形化所述第一介质层，形成贯穿所述第一介质层的开口；形成填充满所述开口的第一金属层、以及位于第一金属层顶部表面的第二金属层，且所述第二金属层覆盖第一介质层部分顶部表面；在所述第二金属层顶部表面和侧壁表面形成第一石墨烯层；在所述第一介质层顶部表面、以及第一石墨烯层顶部表面和侧壁表面形成第二介质层；研磨去除高于第二金属层顶部表面的第一石墨烯层以及第二介质层，直至暴 露出第二金属层顶部表面；在所述暴露出的第二金属层顶部表面形成第二石墨烯层。

可选的，采用激光直写技术形成所述第一石墨烯层；采用激光直写技术形成所述第二石墨烯层。可选的，形成所述第一石墨烯层的工艺参数包括：激光功率为5毫瓦至500毫瓦，直写速率为100微米每秒至1000微米每秒。

可选的，还包括步骤：采用AuCl₃对所述第一石墨烯层进行掺杂处理。

可选的，所述第一石墨烯层的厚度为1埃至100埃；所述第二石墨烯层的厚度为1埃至100埃。

可选的，所述第一金属层的材料为铜；所述第二金属层的材料为铜。可选的，形成所述第一金属层和第二金属层的工艺步骤包括：形成填充满所述开口的金属膜，且所述金属膜还覆盖于第一介质层顶部表面；对所述金属膜进行平坦化处理；图形化所述平坦化处理后的金属膜，形成位于开口内的第一金属层、以及位于第一金属层顶部表面的所述第二金属层。

可选的，形成所述第一金属层和第二金属层的工艺步骤包括：形成填充满所述开口的第一金属膜；研磨去除高于第一介质层顶部表面的第一金属膜，形成填充满开口的第一金属层；在所述第一金属层顶部表面以及第一介质层顶部表面形成第二金属膜；图形化所述第二金属膜，形成位于第一金属层顶部表面以及部分第一介质层顶部表面的第二金属层。

可选的，采用化学机械研磨工艺，研磨去除所述高于第二金属层顶部表面的第一石墨烯层以及第二介质层。

可选的，所述第一介质层的材料为氧化硅、低k介质材料或超低k介质材料；所述第二介质层的材料为氧化硅、低k介质材料或超低k介质材料。

本发明还提供一种半导体结构，包括：基底以及位于所述基底表面的第一介质层；位于所述第一介质层内且贯穿所述第一介质层的开口；填充满所述开口的第一金属层、以及位于第一金属层顶部表面的第二金属层，且所述第二金属层覆盖第一介质层部分顶部表面；位于所述第二金属层侧壁表面的第一石墨烯层；位于所述第二金属层顶部表面的第二石墨烯层；位于所述第一石墨烯层侧壁表面以及第一介质层顶部表面的第二介质层。

可选的，所述第一金属层的材料为铜；所述第二金属层的材料为铜。可选的，所述第一石墨烯层的厚度为1埃至100埃；所述第二石墨烯层的厚度为1埃至100埃。

本发明还提供一种半导体结构的形成方法，包括：提供基底以及位于基底表面的第一介质层；图形化所述第一介质层，形成贯穿所述第一介质层的开口；形成填充满所述开口的第一金属层、以及位于第一金属层顶部表面的第二金属层，且所述第二金属层覆盖第一介质层部分顶部表面；在所述第二金属层顶部表面和侧壁表面形成石墨烯层；在所述石墨烯层顶部表面和侧壁表面、所述第一介质层顶部表面形成第二介质层；刻蚀所述第二介质层，形成贯穿所述第二介质层的沟槽，且所述沟槽底部暴露出石墨烯层顶部表面。

可选的，采用激光直写技术形成所述石墨烯层。可选的，形成所述石墨烯层的工艺参数包括：激光功率为5毫瓦至500毫瓦，直写速率为100微米每秒至1000微米每秒。

可选的，还包括步骤：采用AuCl3对所述石墨烯层进行掺杂处理。可选的，所述石墨烯层的厚度为1埃至100埃。

可选的，形成所述第一金属层和第二金属层的工艺步骤包括：形成填充满所述开口的金属膜，且所述金属膜还覆盖于第一介质层顶部表面；对所述金属膜进行平坦化处理；图形化所述平坦化处理后的金属膜，形成位于开口内的第一金属层、以及位于第一金属层顶部表面的所述第二金属层。

本发明还提供一种半导体结构，包括：基底以及位于所述基底表面的第一介质层；位于所述第一介质层内且贯穿所述第一介质层的开口；填充满所述开口的第一金属层、以及位于第一金属层顶部表面的第二金属层，且所述第二金属层覆盖第一介质层部分顶部表面；位于所述第二金属层顶部表面和侧壁表面的石墨烯层；位于所述石墨烯层顶部表面和侧壁表面、以及所述第一介质层顶部表面的第二介质层；位于所述第二介质层内且贯穿所述第二介质层的沟槽，且所述沟槽底部暴露出石墨烯层顶部表面。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体结构的形成方法的技术方案中，形成填充满开口的 第一金属层、以及位于第一金属层顶部表面的第二金属层，且第二金属层覆盖第一介质层部分顶部表面；在第二金属层顶部表面和侧壁表面形成第一石墨烯层；在第一介质层顶部表面、以及第一石墨烯层顶部表面和侧壁表面形成第二介质层；研磨去除高于第二金属层顶部表面的第一石墨烯层以及第二介质层，直至暴露出第二金属层顶部表面；在所述暴露出的第二金属层顶部表面形成第二石墨烯层，通过所述第二石墨烯层能够将第二金属层与外部结构电连接。由于第二金属层侧壁表面形成有第一石墨烯层，第二金属层顶部表面形成有第二石墨烯层，第二金属层、第一石墨烯层以及第二石墨烯层的整体结构的电阻小于第二金属层的电阻，第二金属层、第一石墨烯层以及第二石墨烯层的整体结构的导热性优于第二金属层的导热性，因此本发明形成的半导体结构的电阻降低且导热性得到提高。

进一步，本发明中采用激光直写工艺形成所述第一石墨烯层，采用激光直写工艺形成所述第二石墨烯层，使得形成第一石墨烯层和第二石墨烯层的工艺简单。

进一步，形成第一金属层和第二金属层的工艺步骤包括：形成填充满开口的金属膜，且所述金属膜还覆盖于第一介质层顶部表面；对所述金属膜顶部表面进行平坦化处理；图形化所述平坦化处理后的金属膜，形成位于开口内的第一金属层以及位于第一金属层顶部表面的第二金属层。本发明中，由于高于第一介质层顶部表面的金属膜的晶粒在生长过程中未受到限制，因此高于第一介质层顶部表面的金属膜具有较大的晶粒尺寸且晶粒界面少，使得形成的第二金属层的晶粒尺寸大且晶粒界面少，第二金属层中的晶粒界面散射弱，从而使得第二金属层具有较低的电阻率，进一步降低半导体结构的电阻。

相应的，本发明提供一种结构性能优越的半导体结构，其中，第二金属层顶部表面形成有第二石墨烯层，第二金属层侧壁表面形成有第一石墨烯层，且通过第二石墨烯层能够使第二金属层与外部电路电连接。由于第二金属层、第一石墨烯层、以及第二石墨烯层的整体结构的电阻小于第二金属层的电阻，且第二金属层、第一石墨烯层、以及第二石墨烯层的导热性比第二金属层的导热性好，使得半导体结构的电阻低且导热性好。

本发明还提供一种半导体结构的形成方法，形成填充满开口的第一金属层、以及位于第一金属层顶部表面的第二金属层，且第二金属层覆盖第一介质层部分顶部表面；在第二金属层顶部表面和侧壁表面形成石墨烯层；在石墨烯层顶部表面和侧壁表面、以及第一介质层顶部表面形成第二介质层；刻蚀所述第二介质层，形成贯穿所述第二介质层的沟槽，且所述沟槽底部暴露出石墨烯层顶部表面，因此能够通过石墨烯层使第二金属层与外部电路电连接。第二金属层以及所述石墨烯层的整体结构的电阻小于第二金属层的电阻，第二金属层以及所述石墨烯层的整体结构的导热性优于第二金属层的导热性，因此本发明形成的半导体结构的电阻小且导热性好。

相应的，本发明还提供一种结构性能优越的半导体结构，其中，第二金属层顶部表面和侧壁表面形成有石墨烯层，且通过第二金属层顶部表面的石墨烯层能够使第二金属层与外部电路电连接。由于第二金属层以及石墨烯层的整体结构的电阻小于第二金属层的电阻，第二金属层以及石墨烯层的整体结构的导热性比第二金属层的导热性好，因此本发明提供的半导体结构的电阻低且导热性好。

附图说明

图1至图10为本发明一实施例提供的半导体结构形成过程的剖面结构示意图；

图11至图15为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术形成的半导体结构的性能有待进一步提高。

经研究发现，尽管铜金属比铝金属更适合作为导体结构中互连结构的材料，但是由于铜金属的电阻率仍较大，因此，半导体结构的电阻仍较大。

进一步研究发现，石墨烯(Graphene)是一种单层蜂窝晶体点阵上的碳原子组成的二位晶体，石墨烯不仅具有非常出色的力学性能和热稳定性，还具有出色的电学性能，例如亚微米级的弹道输运特性，高载流子迁移率，可调谐带隙，室温下的量子霍尔效应等等，并且，石墨烯还具有低电阻率的优点。

若能将石墨烯与铜结合应用作为半导体结构中互连结构的材料，将有利于降低半导体结构的电阻。

为此，本发明提供一种半导体结构的形成方法，提供基底以及位于基底表面的第一介质层；形成贯穿第一介质层的开口；形成填充满开口的第一金属层、以及位于第一金属层顶部表面的第二金属层；在第二金属层顶部表面和侧壁表面形成第一石墨烯层；在第一介质层顶部表面、以及第一石墨烯层顶部表面和侧壁表面形成第二介质层；研磨去除高于第二金属层顶部表面的第一石墨烯层以及第二介质层，直至暴露出第二金属层顶部表面；在所述暴露出的第二金属层顶部表面形成第二石墨烯层。由于第二金属层顶部表面形成有第二石墨烯层，第二金属层侧壁表面形成有第一石墨烯层，第一石墨烯层和第二石墨烯层具有低电阻率的优点，因此半导体结构的电阻减小，从而优化半导体结构的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图10为本发明一实施例提供的半导体结构形成过程的剖面结构示意图。

参考图1，提供基底100以及位于基底100表面的第一介质层102。

所述基底100的材料为硅、锗、锗化硅、碳化硅或砷化镓；所述基底100的材料还可以为单晶硅、多晶硅、非晶硅或绝缘体上的硅。

所述基底100表面还可以形成有若干界面层或外延层以提高半导体结构的电学性能。所述基底100内还可以形成有半导体器件，所述半导体器件为PMOS晶体管、NMOS晶体管、CMOS晶体管、电容器、电阻器或电感器。

本实施例中，所述基底100为硅基底。

所述基底100内还能够形成有底层金属层101，且所述基底100暴露出所述底层金属层101顶部表面。所述底层金属层101用于与待形成的第一金属层相连接，也可用于后续形成的第一金属层与外部或其他金属层的电连接。所述底层金属层101的材料为Cu、Al或W等导电材料。本实施例中，所述底层金属层101顶部表面与基底100顶部表面齐平。在其他实施例中，所述 底层金属层顶部表面还能够高于基底顶部表面。

在一个实施例中，所述基底100内形成有一个底层金属层101。在另一实施例中，所述基底100内形成有若干个底层金属层101。本实施例中，以所述基底100内形成有3个底层金属层101作为示例，相应的，后续在第一介质层102内形成的开口也为3个。

所述第一介质层102的材料为氧化硅、低k介质材料(低k介质材料指相对介电常数大于等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。

所述第一介质层102的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO_1.5)_n)或甲基硅倍半氧烷(MSQ，(CH₃SiO_1.5)_n)。

本实施例中，所述第一介质层102的材料为超低k介质材料，所述超低k介质材料为SiCOH。

本实施例中，还包括步骤：在第一介质层102表面形成钝化层(未图示)，所述钝化层起到保护第一介质层102的作用，第一介质层102的晶格常数与后续形成的图形化的掩膜层的晶格常数相差较大，而钝化层的晶格常数位于二者之间，因此钝化层也起到过渡作用，避免由于晶格常数突变而对第一介质层102施加应力造成第一介质层102变形。钝化层的材料为氧化硅或含碳氧化硅。

在所述基底100与第一介质层102之间还能够形成刻蚀阻挡层，后续形成的开口还贯穿所述刻蚀阻挡层。所述刻蚀阻挡层在后续起到刻蚀阻挡作用，后续刻蚀第一介质层102的刻蚀工艺对刻蚀阻挡层的刻蚀速率较小，从而起到刻蚀停止作用，防止对基底100或底层金属层101造成过刻蚀。并且，后续刻蚀所述刻蚀阻挡层的刻蚀工艺对底层金属层101的刻蚀速率小，从而进一步避免对底层金属层101造成刻蚀损伤。所述刻蚀阻挡层的材料与第一介质层102的材料不同。所述刻蚀阻挡层的材料为氮化硅、氮氧化硅或碳氮化硅。

参考图2，在所述第一介质层102表面形成图形化的掩膜层103。

所述图形化的掩膜层103内形成有暴露出第一介质层102顶部表面的凹槽104，且所述凹槽104投影于基底100表面的图形与底层金属层101投影于基底100表面的图形具有重合部分。

所述凹槽104定义出后续形成的开口的位置和尺寸。本实施例中，基底100内形成有3个底层金属层，相应的，所述图形化的掩膜层103内的凹槽104的数量为3。

所述图形化的掩膜层103为单层结构或叠层结构。所述图形化的掩膜层103的材料为介质掩膜材料或金属掩膜材料，其中，介质掩膜材料为SiN、SiC或SiCN，金属掩膜材料为Ta、Ti、Tu、TaN、TiN、TuN或WN。

在一实施例中，所述图形化的掩膜层103为介质掩膜层的单层结构。在另一实施例中，所述图形化的掩膜层103为金属掩膜层的单层结构。在其他实施例中，所述图形化的掩膜层为介质掩膜层以及位于介质掩膜层表面的金属掩膜层的叠层结构。

本实施例中，所述图形化的掩膜层103的材料为TiN。

在其他实施例中，图形化的掩膜层的材料还能够为有机材料。例如，图形化的掩膜层为光刻胶层的单层结构，或者，图形化的掩膜层包括有机分布层、位于有机分布层表面的底部抗反射涂层、以及位于底部抗反射涂层表面的光刻胶层。

参考图3，以所述图形化的掩膜层103(参考图2)为掩膜，图形化所述第一介质层102，形成贯穿所述第一介质层102的开口105。

本实施例中，所述开口105底部暴露出所述底层金属层101。

采用干法刻蚀工艺刻蚀所述第一介质层102。在一个具体实施例中，所述干法刻蚀工艺的刻蚀气体包括CH₂F₂、C₄F₆、CF₄或CHF₃，为了减小干法刻蚀工艺对第一介质层102的刻蚀损伤，所述干法刻蚀工艺的刻蚀气体还可以包括O₂。

本实施例中，所述开口105的侧壁表面与基底100顶部表面相互垂直， 开口105的顶部尺寸与底部尺寸相同。在其他实施例中，开口的顶部尺寸还能够大于底部尺寸。

后续在开口105内填充第一金属层，所述第一金属层作为半导体结构中的金属凸柱(Pillar)；后续在第一金属层顶部表面形成第二金属层，所述第二金属层作为半导体结构中的金属连线(Line)。

本实施例中，在形成所述开口105之后，去除所述图形化的掩膜层103(参考图2)。

参考图4，形成填充满所述开口105(参考图3)的金属膜106，且所述金属膜106还覆盖于第一介质层102顶部表面；对所述金属膜106进行平坦化处理，且平坦化处理后的金属膜106顶部高于第一介质层102顶部。

所述金属膜106为后续形成第一金属层和第二金属层提供工艺基础。

本实施例中，所述金属膜106的材料为铜。采用金属有机化学沉积工艺、物理气相沉积或原子层沉积工艺形成所述金属膜106。在其他实施例中，还能够采用电化学镀膜工艺形成所述金属膜。

本实施例中，采用物理气相沉积工艺形成所述金属膜106。

由于第一介质层102顶部表面的尺寸相对较大，因此在第一介质层102顶部表面形成的金属膜106的尺寸也将比较大，使得高于第一介质层102顶部的金属膜106中的晶粒生长未受到限制，因此高于第一介质层102顶部的金属膜106具有较大的晶粒尺寸(Grain Size)且晶粒界面(Grain Boundary)少，使得高于第一介质层102顶部的金属膜106中晶粒界面散射(Grain Boundary Scattering)弱，因此高于第一介质层102顶部的金属膜106的电阻率相对较低。

采用化学机械研磨工艺，对所述金属膜106进行平坦化处理。

参考图5，在所述平坦化处理后的金属膜106表面形成图形层107。

所述图形层107定义出后续形成的第二金属层的位置和尺寸。后续刻蚀未被图形层107覆盖的金属膜106，直至暴露出第一介质层102顶部表面。

所述图形层107投影于基底100表面的图形与开口105(参考图3)投影 于基底100表面的图形具有重合部分，且所述开口105投影于基底100表面的图形位于图形层107投影于基底100表面的图形内。

本实施例中，所述图形层107的材料为光刻胶，形成所图形层107的工艺步骤包括：在所述平坦化处理后的金属膜106表面涂覆光刻胶膜；对所述光刻胶膜进行曝光处理以及显影处理，形成所述图形层107。

在其他实施例中，所述图形层的材料也可以为硬掩膜材料，如金属掩膜材料或介质掩膜材料。

参考图6，以所述图形层107(参考图5)为掩膜，图形化所述平坦化处理后的金属膜106(参考图5)，形成填充满所述开口105(参考图3)的第一金属层108、以及位于第一金属层108顶部表面的第二金属层109，且所述第二金属层109覆盖第一介质层102部分顶部表面。

本实施例中，采用干法刻蚀工艺刻蚀所述平坦化处理后的金属膜106。

所述第一金属层107作为半导体结构中的金属凸柱，所述第二金属层108作为半导体结构中的金属连线。

本实施例中，所述第二金属层109为图形化位于第一介质层102顶部表面的金属膜106获得的，由于高于第一介质层102顶部的金属膜106具有较大的晶粒尺寸且晶粒界面少，使得高于第一介质层102顶部的金属膜106中晶粒界面散射弱，因此高于第一介质层102顶部的金属膜106的电阻率相对较低。也就是说，第二金属层109的材料具有较大晶粒尺寸且晶粒界面少，因此第二金属层109中晶粒界面散射弱，从而使得第二金属层109具有较低的电阻率，进而使得半导体结构具有较低的电阻。

在形成所述第一金属层108和第二金属层109之后，去除所述图形层107(参考图5)。

本实施例中，采用湿法去胶或灰化工艺去除所述图形层107(参考图5)。

本实施例中，所述第一金属层108和第二金属层109均为在金属膜106基础上形成的，且在形成金属膜106之前去除图形化的掩膜层103(参考图2)。在其他实施例中，在形成开口之后，还能够先保留图形化的掩膜层，形成第 一金属层、第二金属层的工艺步骤包括：形成填充满开口的第一金属膜，且所述第一金属膜还位于图形化的掩膜层表面；研磨去除高于第一介质层顶部表面的第一金属膜以及图形化的掩膜层，形成填充满所述开口的一金属层；在所述第一金属层顶部表面以及第一介质层顶部表面形成第二金属膜；图形化所述第二金属膜，形成位于第一金属层顶部表面以及部分第一介质层顶部表面的第二金属层。

参考图7，在所述第二金属层109顶部表面和侧壁表面形成第一石墨烯层110。

本实施例中，采用激光直写技术(Laser Direct Writing)形成所述第一石墨烯层110。

在一个具体实施例中，采用激光直写技术形成所述第一石墨烯层110的工艺参数包括：激光功率为5毫瓦至500毫瓦，直写速率为100微米每秒至1000微米每秒。

所述第一石墨烯层110的厚度为1埃至100埃。

本实施例中，还包括步骤：采用AuCl₃对所述第一石墨烯层110进行掺杂处理。其好处在于：采用AuCl₃对第一石墨烯层110进行掺杂处理，能够修复第一石墨烯层110中的晶格缺陷，从而进一步减小第一石墨烯层110材料的电阻率，进一步减小半导体结构的电阻。

参考图8，在所述第一介质层102顶部表面、以及第一石墨烯层110顶部表面和侧壁表面形成第二介质层111。

所述第二介质层111的材料为氧化硅、低k介质材料(低k介质材料指相对介电常数大于等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。

所述第二介质层111的材料为低k介质材料或超低k介质材料时，第二介质层111的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO_1.5)_n)或甲基硅倍半氧烷(MSQ，(CH₃SiO_1.5)_n)。

本实施例中，所述第二介质层111的材料为SiOH，采用旋转涂覆工艺形成所述第二介质层111。

参考图9，研磨去除高于第二金属层109顶部表面的第一石墨烯层110以及第二介质层111，直至暴露出第二金属层109顶部表面。

本实施例中，第二金属层109顶部表面被暴露出来，以便后续在第二金属层109顶部表面形成第二石墨烯层，且通过第二石墨烯层使半导体结构与其他外部结构电连接。

本实施例中，采用化学机械研磨工艺，研磨去除高于第二金属层109顶部表面的第一石墨烯层110以及第二介质层111。

参考图10，在所述暴露出的第二金属层109顶部表面形成第二石墨烯层112。

本实施例中，所述第二石墨烯层112除位于第二金属层109顶部表面外，还位于第一石墨烯层110顶部表面。第二金属层109与外部电路之间通过第二石墨烯层112实现电连接。

本实施例中，采用激光直写工艺形成所述第二石墨烯层112。在一个具体实施例中，采用激光直写工艺形成第二石墨烯层112的工艺参数包括：激光功率为5毫瓦至500毫瓦，直写速率为100微米每秒至1000微米每秒。

所述第二石墨烯层112的厚度为1埃至100埃。

本实施例中，由于第二金属层109顶部表面形成有第二石墨烯层112，第二金属层109侧壁表面形成有第一石墨层110，使得半导体结构的电阻降低，且半导体结构的导热性得到改善，从而优化半导体结构的电学性能。

同时，本实施例中第二金属层109的材料晶粒尺寸较大且晶粒界面少，使得第二金属层109中晶粒界面散射弱，因此第二金属层109具有较低的电阻率，从而进一步降低半导体结构的电阻，进一步优化半导体结构的电学性能。

相应的，本实施例还提供一种半导体结构，参考图10，所述半导体结构包括：

基底100以及位于基底100表面的第一介质层102；

位于所述第一介质层102内且贯穿所述第一介质层102的开口；

填充满所述开口的第一金属层108、以及位于第一金属层108顶部表面的第二金属层109，且所述第二金属层109覆盖第一介质层102部分顶部表面；

位于所述第二金属层109侧壁表面的第一石墨烯层110；

位于所述第二金属层109顶部表面的第二石墨烯层112；

位于所述第一石墨烯层110侧壁表面以及第一介质层102顶部表面的第二介质层111。

以下将对本实施例提供的半导体结构作详细说明。

所述基底100的材料为硅、锗、锗化硅、碳化硅或砷化镓。本实施例中，所述基底100为硅基底。

所述基底100内还形成有若干底层金属层101，且所述基底100暴露出底层金属层101顶部表面。本实施例中，所述底层金属层101顶部与基底100顶部齐平。在其他实施例中，所述底层金属层顶部还能够高于基底顶部。

所述第一介质层102的材料为氧化硅、低k介质材料或超低k介质材料；贯穿所述第一介质层102的开口暴露出底层金属层101顶部表面，因此位于开口内的第一金属层108与底层金属层101电连接。

所述第二介质层111的材料为氧化硅、低k介质材料或超低k介质材料。

本实施例中，所述第一金属层108的材料为铜，所述第二金属层109的材料为铜。所述第一石墨烯层110的厚度为1埃至100埃；所述第二石墨烯层112的厚度为1埃至100埃。

本实施例中，所述第二石墨烯层112除位于第二金属层109顶部表面外，还位于第一石墨烯层110顶部表面。

所述第一石墨烯层110的材料为石墨烯，第二石墨烯层112的材料为石墨烯，石墨烯具有电阻率低的优点，在第二金属层109顶部表面形成有第二石墨烯层112，在第二金属层109侧壁表面形成有第一石墨烯层110，能够降 低半导体结构的电阻，且第二金属层109的导热性增强，因此本实施例提供的半导体结构的导热性还能够得到改善。

本发明另一实施例还提供一种半导体结构的形成方法，图11至图15为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。

参考图11，提供基底200以及位于基底200表面的第二介质层202；图形化所述第一介质层202，形成贯穿所述第一介质层202的开口；形成填充满所述开口的第一金属层208、以及位于第一金属层208顶部表面的第二金属层209，且所述第二金属层209覆盖第一介质层202部分顶部表面。

本实施例中，所述基底200内还形成有底层金属层201。

在一个实施例中，形成所述第一金属层208和第二金属层209的工艺步骤包括：形成填充满开口的金属膜，且所述金属膜还覆盖于第一介质层202顶部表面；对所述金属膜顶部表面进行平坦化处理；图形化所述平坦化处理后的金属膜，形成位于开口内的第一金属层208、以及位于第一金属层208顶部表面的所述第二金属层209。

有关基底200、底层金属层201、第一介质层202、第一金属层208以及第二金属层209的描述可参考前述实施例的说明，在此不再赘述。

参考图12，在所述第二金属层209顶部表面和侧壁表面形成石墨烯层210。

本实施例中，采用激光直写技术形成所述石墨烯层210，工艺参数包括：激光功率为5毫瓦至500毫瓦，直写速率为100微米每秒至1000微米每秒。

本实施例中，所述石墨烯层210的厚度为1埃至100埃。

本实施例中，还包括步骤：采用AuCl₃对所述石墨烯层210进行掺杂处理，以减少石墨烯层210内的晶格缺陷，进一步降低石墨烯层210材料的电阻率，从而进一步减小半导体结构的电阻。

参考图13，在所述石墨烯层210顶部表面和侧壁表面、以及所述第一介质层202顶部表面形成第二介质层211。

所述第二介质层211的材料为氧化硅、低k介质材料或超低k介质材料。 本实施例中，所述第二介质层211的材料为氧化硅，采用旋转涂覆工艺形成所述第二介质层211。

参考图14，在所述第二介质层211表面形成图形层212，所述图形层212内形成有凹槽213。

所述凹槽213定义出后续形成的沟槽的位置和尺寸。所述凹槽213位于第二金属层209的上方，从而使得后续形成的沟槽能够将位于第二金属层209顶部的石墨烯层210暴露出来。本实施例中，所述图形层212的材料为光刻胶。在其他实施例中，所述图形层的材料还能够为金属掩膜材料或介质掩膜材料。

参考15，以所述图形层212(参考图14)为掩膜，刻蚀所述第二介质层211，形成贯穿所述第二介质层211的沟槽214，且所述沟槽214底部暴露出石墨烯层210顶部表面。

本实施例中，以所述图形层212为掩膜，对所述凹槽213(参考图14)暴露出的第二介质层211进行刻蚀，形成贯穿所述第二介质层211的沟槽214。所述沟槽214暴露出石墨烯层210顶部表面，从而使第二金属层209与外部电路或其他金属层电连接。

本实施例中，由于第二金属层209顶部表面和侧壁表面形成有石墨烯层210，使得半导体结构的电阻降低，且半导体结构的导热性得到提高，从而优化半导体结构的电学性能。

同时，本实施例中形成的第二金属层209的材料晶粒尺寸较大且晶粒界面少，使得第二金属层209中晶粒界面散射弱，因此第二金属层209具有较低的电阻率，从而进一步降低半导体结构的电阻，进一步优化半导体结构的电学性能。

相应的，本实施例还提供一种半导体结构，图15为本实施例提供的半导体结构的剖面结构示意图，包括:

基底200以及位于所述基底200表面的第一介质层202；

位于所述第一介质层202内且贯穿所述第一介质层202的开口；

填充满所述开口的第一金属层208、以及位于第一金属层208顶部表面的第二金属层209，且所述第二金属层209覆盖第一介质层202部分顶部表面；

位于所述第二金属层209顶部表面和侧壁表面的石墨烯层210；

位于所述石墨烯层210顶部表面和侧壁表面、以及所述第一介质层202顶部表面的第二介质层211；

位于所述第二介质层211内且贯穿所述第二介质层211的沟槽214，且所述沟槽214底部暴露出石墨烯层210顶部表面。

以下将对本实施例提供的半导体结构作详细说明。

所述基底200的材料为硅、锗、锗化硅、碳化硅或砷化镓。本实施例中，所述基底200为硅基底。

所述基底200内还形成有若干底层金属层201，且所述基底200暴露出底层金属层201顶部表面。本实施例中，所述底层金属层201顶部与基底200顶部齐平。在其他实施例中，所述底层金属层顶部还能够高于基底顶部。

所述第一介质层202的材料为氧化硅、低k介质材料或超低k介质材料；贯穿所述第一介质层202的开口暴露出底层金属层201顶部表面，因此位于开口内的第一金属层208与底层金属层201电连接。

所述石墨烯层210的材料为石墨烯，厚度为1埃至100埃。

所述第二介质层211的材料为氧化硅、低k介质材料或超低k介质材料。贯穿所述第二介质层211的沟槽214底部暴露出石墨烯层210顶部表面，通过石墨烯层210将第二金属层209与外部结构电连接。

本实施例中，由于第二金属层209顶部表面和侧壁表面形成有石墨烯层210，使得半导体结构的电阻降低，且半导体结构的导热性能得到改善，从而优化半导体结构的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。