半导体元件及其制作方法与流程

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于鳍状结构与鳍状结构之间制作浅沟隔离的方法。

背景技术：

近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(drain induced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

在现行的鳍状场效晶体管元件制作工艺中，鳍状结构与鳍状结构之间的浅沟隔离上通常会伴随主动区的栅极结构制作工艺形成栅极结构。然而这些栅极结构通常会因制作工艺的因素而深入基底中，影响浅沟隔离隔绝的效果。因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。

技术实现要素：

为解决上述问题，本发明提供一种制作半导体元件的方法。首先提供一基底，该基底具有一第一区域与一第二区域，然后形成多个鳍状结构以及一第一浅沟隔离围绕鳍状结构于第一区域与第二区域上。接着形成一图案化硬掩模于第二区域上、去除第一区域内的鳍状结构及第一浅沟隔离、形成一第 二浅沟隔离于第一区域上、去除图案化硬掩模以及形成一栅极结构于第二浅沟隔离上。

本发明另一实施例公开一种半导体元件，包含：一基底；一鳍状结构设于基底上，该鳍状结构包含一第一部分以及一第二部分；以及一浅沟隔离设于第一部分及第二部分之间，浅沟隔离包含一上半部以及一下半部，且上半部高于鳍状结构的上表面。

附图说明

图1至图6为本发明优选实施例制作一半导体元件的方法示意图；

图7至图9为本发明于浅沟隔离上形成栅极结构的不同实施例的示意图。

主要元件符号说明

12 基底 14 第一区域

16 第二区域 18 鳍状结构

20 浅沟隔离 22 缓冲层

24 硬掩模 26 图案化光致抗蚀剂

28 凹槽 30 浅沟隔离

32 栅极结构 34 间隙壁

36 第一部分 38 第二部分

40 上半部 42 下半部

44 上表面 46 下表面

48 倾斜侧壁 50 栅极结构

52 氧化层

具体实施方式

请参照图1至图6，图1至图6为本发明优选实施例制作一半导体元件的方法示意图，其中图1中的上半部分为本发明的半导体元件的上视图，左下半部分为上半部分中沿着切线AA'的剖面示意图，右下半部分则为上半部分中沿着切线BB'的剖面示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(silicon on insulator,SOI)基板，并于基底12上定义一第一 区域14与一第二区域16。在本实施例中，第一区域14优选于后续制作工艺中用来形成鳍状结构之间的浅沟隔离，第二区域16则为第一区域14周围以外的区域。然后形成多个鳍状结构18于基底12上，并接着形成一浅沟隔离(shallow trench isolation,STI)20环绕鳍状结构18。

鳍状结构18的形成方式可以包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中。接着利用沉积、化学机械研磨(chemical mechanical polishing,CMP)及回蚀刻制作工艺而形成一环绕鳍状结构18底部的浅沟隔离20。此外，对应三栅极晶体管元件及双栅极鳍状晶体管元件结构特性的不同，而可选择性去除或留下图案化掩模，在本优选实施例中，去除图案化掩模，而使各鳍状结构18的顶面切齐于浅沟隔离20的顶面。除此之外，鳍状结构18的形成方式另也可以是先制作一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出半导体层，此半导体层即可作为相对应的鳍状结构18。同样的，另可以选择性去除或留下图案化硬掩模层，并通过沉积、CMP及回蚀刻制作工艺形成一浅沟隔离以包覆住鳍状结构18的底部。另外，当基底12为硅覆绝缘(SOI)基板时，则可利用图案化掩模来蚀刻基底上的一半导体层，并停止于此半导体层下方的一底氧化层以形成鳍状结构，故可省略前述制作浅沟隔离的步骤。

如图2所示，然后依序形成一缓冲层22以及一硬掩模24全面性覆盖于浅沟隔离20与鳍状结构18上，并再形成另一图案化掩模，例如一图案化光致抗蚀剂26于硬掩模24上并暴露出第一区域14的硬掩模24表面。在本实施例中，缓冲层22优选由氧化硅所构成，硬掩模24则由氮化硅所构成，但不局限于此。

接着利用图案化光致抗蚀剂26为掩模进行至少一蚀刻制作工艺，如图3所示，依序去除第一区域14内的硬掩模24、缓冲层22、鳍状结构18以及浅沟隔离20以形成凹槽28暴露出第一区域14的基底12表面，其中硬掩模24优选于蚀刻过程中被部分去除以形成一图案化硬掩模24于第二区域16的浅沟隔离20及鳍状结构18上。之后再去除图案化光致抗蚀剂26。从另一角度来看，如右半部分，利用图案化光致抗蚀剂26所进行的蚀刻制作工艺优选将部分鳍状结构18分割为两部分，而凹槽28则形成于被分割的鳍状结构18之间。

随后如图4所示，填入绝缘材料于凹槽28内以形成另一浅沟隔离30于第一区域14上。在本实施例中，形成浅沟隔离30的方式可先沉积一由氧化硅所构成的绝缘材料(图未示)于第一区域14的凹槽28内与第二区域16的图案化硬掩模24上，然后利用CMP去除部分绝缘材料甚至部分图案化硬掩模24，使绝缘材料与图案化硬掩模24的上表面齐平而形成浅沟隔离30于第一区域14。

如图5所示，接着可进行一蚀刻制作工艺去除第二区域16的图案化硬掩模24并暴露出下面的缓冲层22。依据本发明的优选实施例，如右图的剖面来看，去除图案化硬掩模24后第一区域14的浅沟隔离30将优选突出于鳍状结构18表面。

然后如图6所示，全面性蚀刻部分的浅沟隔离30，使第二区域16的各鳍状结构18突出于浅沟隔离30表面，而第一区域14的浅沟隔离30仍突出于鳍状结构18表面。

请继续参照图7至图9，图7至图9各为图6形成突出于鳍状结构18的浅沟隔离30后于浅沟隔离30上形成栅极结构的不同实施例，其中图7至图9各显示图1中沿着切线BB'的剖面示意图。如图7至图9所示，之后可先选择性形成一氧化层52于鳍状结构18上，并进行一栅极结构制作工艺，以于第一区域14的浅沟隔离30上以及第二区域16的鳍状结构18上分别形成由多晶硅所构成的虚置栅极或栅极结构32、50，然后再形成一间隙壁34于各栅极结构32、50侧壁。在本实施例中，设置于浅沟隔离30上的栅极结构32可依据产品的需求具有不同态样，例如图7所示栅极结构32可仅设置于浅沟隔离30上且不跨过浅沟隔离30的侧壁，如图8所示栅极结构32可设置于浅沟隔离30上并切齐浅沟隔离30的侧壁，或如图9所示栅极结构32可同时设置于浅沟隔离30与部分鳍状结构18上。

在本实施例中，鳍状结构18经由前述图3所进行的蚀刻制作工艺后可包含一第一部分36与一第二部分38，浅沟隔离30设于第一部分36与第二部分38之间，浅沟隔离30包含一上半部40与一下半部42，且上半部40高于鳍状结构18的上表面。更具体而言，浅沟隔离30的上半部40与下半部42各具有一约略梯形的剖面。以上半部40的梯形剖面来看，梯形包含一上表面44、一下表面46以及二倾斜侧壁48，且上表面44的宽度小于下表面46的宽度。若以图7所揭露的实施例来看，栅极结构32优选仅设置于浅 沟隔离30上表面44且不重叠浅沟隔离30的两个倾斜侧壁48。以宽度来看，栅极结构32的宽度优选小于或等于上表面44的宽度。栅极结构32旁的间隙壁34则可同时跨在上半部40的上表面44及两个倾斜侧壁48上，甚至可超过两个倾斜侧壁48跨在鳍状结构18的第一部分36与第二部分38上。以图8所揭露的实施例来看，栅极结构32优选设置于浅沟隔离30上表面44以及上半部40的两个倾斜侧壁48上，并同时切齐两个倾斜侧壁48与鳍状结构18交界处。栅极结构32旁的间隙壁34则优选设在鳍状结构18的第一部分36与第二部分38上。以图9所揭露的实施例来看，栅极结构32优选设置于浅沟隔离30上表面40、二倾斜侧壁48以及鳍状结构18的第一部分36与第二部分38上，栅极结构32旁的间隙壁34则设于鳍状结构18上。

另外需注意的是，由于设置于第二区域16上的栅极结构50是与第一区域14或浅沟隔离30上的栅极结构32一同形成，因此第二区域16上的栅极结构50优选与浅沟隔离30上的栅极结构32具有相同组成，且其上表面优选与第一区域14或浅沟隔离30上的栅极结构32上表面齐平。

之后可依据制作工艺需求进行后续鳍状结构晶体管制作工艺，例如可于间隙壁34两侧的鳍状结构18中形成一源极/漏极区域及/或外延层、选择性于源极/漏极区域及/或外延层的表面形成一金属硅化物(图未示)、形成一接触洞蚀刻停止层覆盖虚置栅极，并形成一层间介电层于接触洞蚀刻停止层上。之后可进行一金属栅极置换(replacement metal gate)制作工艺，先平坦化部分的层间介电层及接触洞蚀刻停止层，并再将前述由多晶硅材料所构成的栅极结构32转换为金属栅极的栅极结构。由于金属栅极置换制作工艺为本领域所熟知技术，在此不另加赘述。至此即完成本发明半导体元件的制作。

综上所述，本发明主要公开一种于两个鳍状结构之间制作浅沟隔离的方法，其主要先利用一图案化硬掩模去除部分基底上的鳍状结构与浅沟隔离形成凹槽，然后再填入绝缘材料于凹槽内形成另一浅沟隔离。拔除图案化硬掩模后新形成的浅沟隔离顶部便会高于旁边的鳍状结构上表面。由于鳍状结构之间的浅沟隔离高于周边的鳍状结构表面，后续所形成的栅极结构便可直接跨在鳍状结构上而不至深入基底而影响原本浅沟隔离的绝缘效果。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。