制造氧化物半导体薄膜电晶体的方法与流程

本发明涉及一种制造氧化物半导体薄膜电晶体的方法。

背景技术：

液晶显示面板包含薄膜电晶体基板、彩色滤光片基板及位于薄膜电晶体基板与彩色滤光片基板之间的液晶分子层。薄膜电晶体基板上配置多个薄膜电晶体，每一个薄膜电晶体包含栅极、闸介电层、半导体层、源极及漏极。半导体层的材料例如可包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体、氧化物半导体或其他合适的材料。

相较于非晶硅薄膜电晶体，氧化物半导体薄膜电晶体具有较高的载子迁移率(Mobility)，而拥有较佳的电性表现。然而在形成氧化物半导体层之后，在形成源极及漏极时，容易损害氧化物半导体层，进而导致氧化物半导体薄膜电晶体失效。因此，目前急需一种改良的制造氧化物半导体薄膜电晶体的方法，以解决上述问题。

技术实现要素：

如背景技术所述，在形成氧化物半导体层之后，在形成源极及漏极时，容易损害氧化物半导体层，进而导致氧化物半导体薄膜电晶体失效。这是因为形成源极及漏极时所使用到蚀刻液会腐蚀氧化物半导体层。因此，本发明的目的在于提供一种制造氧化物半导体薄膜电晶体的方法，其是先形成抗蚀刻液的图案化多晶态氧化物半导体层，再形成源极及漏极。如此一来，在使用蚀刻液形成源极及漏极时，不会伤害到图案化多晶态氧化物半导体层，而可有效解决先前技术所述的问题。

本发明提供一种制造氧化物半导体薄膜电晶体的方法，其包含：提供图 案化非晶态氧化物半导体层；多晶化图案化非晶态氧化物半导体层，以形成图案化多晶态氧化物半导体层；在图案化多晶态氧化物半导体层上形成源极及漏极；提供栅极；以及提供位于栅极与图案化多晶态氧化物半导体层、源极及漏极之间的闸介电层。

根据本发明一实施例，图案化非晶态氧化物半导体层包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。

根据本发明一实施例，多晶化图案化非晶态氧化物半导体层步骤包含进行热处理、激光处理、红外线处理或其组。

根据本发明一实施例，其中热处理的温度大于或等于250℃，图案化非晶态氧化物半导体层包含非晶态氧化铟。

根据本发明一实施例，提供图案化非晶态氧化物半导体层步骤包含：形成非晶态氧化物半导体层；以及对非晶态氧化物半导体层进行第一微影及第一蚀刻工艺，以形成图案化非晶态氧化物半导体层，其中对非晶态氧化物半导体层进行第一微影及第一蚀刻工艺步骤包含使用第一酸蚀刻非晶态氧化物半导体层。

根据本发明一实施例，其中第一酸包含草酸、柠檬酸、醋酸或其组合。

根据本发明一实施例，在图案化多晶态氧化物半导体层上形成源极及漏极步骤包含：形成导电层；以及对导电层进行第二微影及第二蚀刻工艺，以形成源极及漏极，其中对导电层进行第二微影及第二蚀刻工艺包含使用第二酸蚀刻导电层，第二酸的pKa值大于第一酸的pKa值。

根据本发明一实施例，其中第二酸包含盐酸、硝酸、硫酸、磷酸、氢氟酸或其组合。

根据本发明一实施例，其中图案化多晶态氧化物半导体层对第二酸的蚀刻速率小于或等于20纳米/分钟。

根据本发明一实施例，导电层对第二酸与图案化多晶态氧化物半导体层对第二酸的蚀刻选择比大于或等于30：1。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1A-图1I是绘示依照本发明一实施例的制造薄膜电晶体的方法于各工艺阶段的剖面示意图。

图2是绘示依照本发明另一实施例的制造薄膜电晶体的方法所制得的薄膜电晶体的剖面示意图。

具体实施方式

如先前技术所述，在形成氧化物半导体层之后，在形成源极及漏极时，容易损害氧化物半导体层，进而导致氧化物半导体薄膜电晶体失效。这是因为形成源极及漏极时所使用到蚀刻液会腐蚀氧化物半导体层。因此，本发明的目的在于提供一种制造氧化物半导体薄膜电晶体的方法，其是先形成抗蚀刻液的图案化多晶态氧化物半导体层，再形成源极及漏极。如此一来，在使用蚀刻液形成源极及漏极时，不会伤害到图案化多晶态氧化物半导体层，而可有效解决先前技术所述的问题。

图1A-图1I是绘示依照本发明一实施例的制造薄膜电晶体的方法的各工艺阶段剖面示意图。首先，如图1A所示，形成栅极G于基板110上。在一实施例中，于形成栅极G时，同时形成扫描线(未绘示)于基板110上，栅极G及扫描线属于同一图案化导电层。栅极G及扫描线可为单层或多层结构，其材料可为金属或合金，例如钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其他合适的金属或上述的组合。举例而言，可利用溅镀(sputtering)、蒸镀(evaporation)工艺或其他薄膜沉积技术先形成一层金属层(未绘示)于基板110上，再利用微影蚀刻工艺形成栅极G与扫描线。

如图1B所示，形成闸介电层120覆盖栅极G。在一实施例中，闸介电层120还覆盖扫描线。闸介电层120可为单层或多层结构，其材料可为有机介电 材料或无机介电材料。有机介电材料可为聚亚酰胺(Polyimide,PI)；无机介电材料例如为氧化硅、氮化硅、氮氧化硅或上述的组合。例如可利用化学气相沉积法(chemical vapor deposition,CVD)或其他合适的薄膜沉积技术形成闸介电层120。

然后，如图1C-图1D所示，形成图案化非晶态氧化物半导体层PAOS于闸介电层120上。详细而言，如图1C所示，先毯覆式形成非晶态氧化物半导体层AOS于闸介电层120上。可利用真空镀膜(例如溅镀或蒸镀)或湿式涂布(例如旋转涂布(spin coating)、狭缝涂布(slit coating)或喷墨印刷(ink jet printing))形成非晶态氧化物半导体层AOS。在一实施例中，非晶态氧化物半导体层AOS包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。在其他实施例中，非晶态氧化物半导体层AOS包含非晶态氧化锌、非晶态氧化锌锡、非晶态氧化铬锡、非晶态氧化镓锡、非晶态氧化钛锡、非晶态氧化铜铝、非晶态氧化锶铜、非晶态硫氧化镧铜、其他适合的材料或上述的组合。

然后，如图1D所示，对非晶态氧化物半导体层AOS进行第一微影及第一蚀刻工艺，以形成图案化非晶态氧化物半导体层PAOS。在一实施例中，图案化非晶态氧化物半导体层PAOS包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。在一实施例中，第一微影及第一蚀刻工艺包含形成光阻(未绘示)于非晶态氧化物半导体层AOS上；对光阻进行曝光及显影工艺，以形成图案化光阻；烘烤图案化光阻；根据图案化光阻，蚀刻非晶态氧化物半导体层AOS；以及剥除图案化光阻。在一实施例中，对非晶态氧化物半导体层AOS进行第一微影及第一蚀刻工艺步骤包含使用第一酸蚀刻非晶态氧化物半导体层AOS。在一实施例中，第一酸包含草酸、柠檬酸、醋酸或其组合。在一实施例中，第一酸的pKa值大于或等于1.38。在一实施例中，第一酸的pKa值大于或等于4.74，甚至大于或等于4.76。

随后，如图1E所示，多晶化图案化非晶态氧化物半导体层PAOS，以形成图案化多晶态氧化物半导体层PPOS。在一实施例中，图案化多晶态氧化物 半导体层PPOS包含多晶态氧化铟、多晶态氧化铟镓锌、多晶态氧化铟镓、多晶态氧化铟锌或其组合。在一实施例中，多晶化图案化非晶态氧化物半导体层步骤包含进行热处理(可使用高温炉)，热处理的温度大于或等于250℃，甚至大于或等于300℃。在一实施例中，热处理的温度小于或等于1400℃，甚至小于或等于1000℃。在一实施例中，图案化非晶态氧化物半导体层包含非晶态氧化铟，其结晶温度大于或等于250℃，因此热处理的温度大于或等于250℃。在一实施例中，图案化非晶态氧化物半导体层包含非晶态氧化铟镓锌，其结晶温度大于或等于700℃，因此热处理的温度大于或等于700℃。在一实施例中，多晶化图案化非晶态氧化物半导体层步骤包含进行热处理、激光(laser)处理、红外线(IR)处理、其他合适的工艺或其组合，但不限于此。

接下来，如图1F-图1G所示，形成源极S及漏极D于图案化多晶态氧化物半导体层PPOS上。详细而言，如图1F所示，先毯覆式形成导电层CL于图案化多晶态氧化物半导体层PPOS上。例如可利用溅镀、蒸镀工艺或其他薄膜沉积技术形成导电层CL于图案化多晶态氧化物半导体层PPOS上。导电层CL可为单层或多层结构，其材料可为金属或合金，例如钼、铬、铝、钕、钛、铜、银、金、锌、铟、镓、其他合适的金属或上述的组合。

然后，如图1G所示，对导电层CL进行第二微影及第二蚀刻工艺，以形成源极S及漏极D。在一实施例中，于形成源极S及漏极D时，同时形成资料线(未绘示)于图案化多晶态氧化物半导体层PPOS上，源极S、漏极D及资料线属于同一图案化导电层。在一实施例中，第二微影及第二蚀刻工艺包含形成光阻(未绘示)于导电层CL上；对光阻进行曝光及显影工艺，以形成图案化光阻；烘烤图案化光阻；根据图案化光阻，蚀刻导电层CL；以及剥除图案化光阻。在一实施例中，对导电层CL进行第二微影及第二蚀刻工艺包含使用第二酸蚀刻导电层CL。在一实施例中，第二酸的pKa值大于第一酸的pKa值。在一实施例中，第二酸包含盐酸、硝酸、硫酸、磷酸、氢氟酸或其组合。在一实施例中，第二酸的pKa值小于或等于3.15。在一实施例中，第二酸的pKa值小于或等于2.12。在一实施例中，第二酸的pKa值小于或等于0，甚至 小于或等于-1、-2或-3。

值得注意的是，在一实施例中，图案化多晶态氧化物半导体层PPOS对第二酸的蚀刻速率小于或等于20纳米/分钟，甚至小于或等于2纳米/分钟。在一实施例中，导电层CL对第二酸与图案化多晶态氧化物半导体层PPOS对第二酸的蚀刻选择比大于或等于30：1，甚至大于或等于300：1。因此，在使用第二酸蚀刻导电层CL以形成源极S及漏极D时，不会伤害图案化多晶态氧化物半导体层PPOS，从而有效解决先前技术所述的问题。

然后，如图1H所示，形成保护层130覆盖图案化多晶态氧化物半导体层PPOS、源极S及漏极D。保护层130具有一接触孔130a暴露出一部分的漏极D。保护层130为单层或多层结构，其材料可包含有机介电材、无机介电材或上述的组合，例如可利用化学气相沉积法或其他合适的薄膜沉积技术形成保护材料层(未绘示)，再利用微影蚀刻工艺形成接触孔130a。

如图1I所示，形成画素电极PE于保护层130上及接触孔130a(见图1H)内，使画素电极PE连接漏极D。画素电极PE可为单层或多层结构，其材料可例如为氧化铟锡、氧化铪、氧化铝锌、氧化铝锡、氧化镓锌、氧化铟钛、氧化铟钼或其他透明导电材料。例如可先以溅镀工艺或其他薄膜沉积技术形成一层透明导电层(未绘示)于保护层130上，再利用微影蚀刻工艺形成画素电极PE。

图2是绘示依照本发明另一实施例的制造薄膜电晶体的方法所制得的薄膜电晶体的剖面示意图。图2与图1I的差异在于，图2为顶闸型薄膜电晶体，图1I为底闸型薄膜电晶体。如图2所示，首先，形成图案化非晶态氧化物半导体层(未绘示)于基板110上，然后多晶化图案化非晶态氧化物半导体层，以形成图案化多晶态氧化物半导体层PPOS。接着，形成源极S及漏极D于图案化多晶态氧化物半导体层PPOS上。形成闸介电层120覆盖图案化多晶态氧化物半导体层PPOS、源极S及漏极D。形成栅极G于闸介电层120上。形成保护层130覆盖栅极G。形成画素电极PE于保护层130上，且画素电极PE透过保护层130的接触孔(未标示)连接漏极D。上述步骤可参考上述的实 施例。

综上所述，由于图案化多晶态氧化物半导体层对第二酸具有极低的蚀刻速率，且导电层对第二酸与图案化多晶态氧化物半导体层对第二酸的蚀刻选择比极高，因此在以第二酸蚀刻导电层以形成源极及漏极时，不会伤害图案化多晶态氧化物半导体层，从而有效解决先前技术所述的问题。

虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。