电子封装件及其制法的制作方法

本发明涉及一种电子封装件，尤指一种具轻薄短小化的电子封装件及其制法。

背景技术：

由于电子产业的蓬勃发展，大部份的电子产品均朝向小型化及高速化的目标发展，尤其是通讯产业的发展已普遍运用整合于各类电子产品，例如移动电话(Cell phone)、膝上型电脑(laptop)等。

目前，因电子产品的微小化以及高运作速度需求的增加，而为了提高单一半导体封装件的性能与容量以符合电子产品微型化的需求，故半导体封装件采多芯片模组化(Multichip Module)乃成一趋势，以藉此将两个或两个以上的芯片组合在单一封装件中，以缩减电子产品整体电路结构体积，并提升电性功能。

如图1所示，现有半导体封装件1包括一基板10、设于该基板10上的多个半导体芯片11与被动元件12、及包覆所述半导体芯片11与被动元件12的封装胶体(图略)。

然而，现有半导体封装件1中，该基板10的表面需同时容纳许多半导体芯片11及许多被动元件12，造成该基板10的表面积加大，进而迫使该半导体封装件1的体积增大，亦不符合半导体封装件轻薄短小的发展潮流。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，能符合轻薄短小的需求。

本发明的电子封装件，包括：基板，其具有相对的第一表面及第 二表面；第一电子元件，其设于该基板的第一表面上；封装层，其形成于该基板的第一表面上，以包覆该第一电子元件；第二电子元件，其设于该基板的第二表面上；架体，其设于该基板的第二表面上；以及封装体，其形成于该基板的第二表面上，以包覆该第二电子元件。

本发明还提供一种电子封装件的制法，包括：提供一具有相对的第一表面及第二表面的基板；设置第一电子元件于该基板的第一表面上，且形成封装层于该基板的第一表面上，以包覆该第一电子元件；设置第二电子元件于该基板的第二表面上；结合架体于该基板的第二表面上；以及形成封装体于该基板的第二表面上，以令该封装体包覆该第二电子元件。

前述的电子封装件及其制法中，该架体具有开口，使该第二电子元件外露于该开口。

前述的电子封装件及其制法中，该架体为金属架或线路板。

前述的电子封装件及其制法中，该架体藉由多个导电体设于该基板的第二表面上。

前述的电子封装件及其制法中，该第二电子元件的表面外露于该封装体的表面。

前述的电子封装件及其制法中，形成屏蔽层于该封装体上。

另外，前述的电子封装件及其制法中，还包括形成多个导电元件于该架体上。

由上可知，本发明的电子封装件及其制法，主要借助将该第一与第二电子元件分别设于该基板的第一与第二表面上，使该基板的表面积无需加大即可布设所需的电子元件的数量，因而该电子封装件的体积不会增大，故相较于现有技术，本发明的制法能达到使该电子封装件轻薄短小的目的。

此外，经由该封装层与封装体的双层结构保护该些电子元件，以避免所述电子元件与外界大气接触而受潮，进而避免受到水气或污染物的侵害。

又，藉由该封装体与该封装层的设计，使该电子封装件的耐撞度提高，且降低碎裂机率，并于高温高湿的环境下运作时，可增加该电子封装件的使用寿命。

另外，藉由该屏蔽层保护该些第一与第二电子元件，使该些电子元件免受外界的电磁干扰，因而不会影响整体该电子封装件的电性效能，故该电子封装件的电性运作功能得以正常。

附图说明

图1为现有电子装置的立体示意图；

图2A至图2E为本发明的电子封装件的制法的剖面示意图；其中，图2C’为图2C的局部立体图，图2D’及图2D”为图2D的其它实施例，图2E’为图2E的另一实施例，图2E”为图2E’的局部立体图；

图3A至图3E为本发明的电子封装件的架体的其它实施例的立体示意图；

图3A’至图3D’为本发明的电子封装件的导电元件的布设平面图；以及

图4A至图4C为本发明的电子封装件的架体的另一实施例的各种实施例的剖面示意图。

符号说明

1 半导体封装件 10,20 基板

11 半导体芯片 12 被动元件

2,2’ 电子封装件 20a 第一表面

20b 第二表面 20c,22c,25c 侧面

200,250’ 介电层 201,251’ 线路层

21 第一电子元件 210 焊线

210’ 焊锡凸块 22 封装层

23 导电体 24 第二电子元件

24a,26a,26a’ 表面 240 散热层

25,25’ 架体 250 开口

251 接点 26 封装体

260 开孔 27 屏蔽层

28 导电元件 28a 点状

28b 条状 40 导电通孔

40’ 电性接触垫 41 导电盲孔

41’ 线路 42 金属芯层

S 切割路径。

具体实施方式

以下藉由特定的具体实施例说明本发明的实施方式，本领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2E为本发明的电子封装件2的制法的剖面示意图。

如图2A所示，提供一具有相对的第一表面20a及第二表面20b的基板20，且设置多个第一电子元件21于该基板20的第一表面20a上，再形成一封装层22于该基板20的第一表面20a上，以包覆这些第一电子元件21。

在本实施例中，该基板20为线路板，例如，其包含至少一介电层200及形成于该介电层200上的线路层201。

此外，该第一电子元件21为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。

又，该第一电子元件21电性连接该基板20的线路层201。例如，该第一电子元件21以打线方式(即经由多条焊线210)电性连接该线路层201；或者，该第一电子元件21亦可以覆晶方式(即藉由多个焊锡凸块210’)电性结合至该线路层201上。

另外，形成该封装层22的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装材。

如图2B所示，形成多个导电体23及设置多个第二电子元件24于该基板20的第二表面20b上。

于本实施例中，该导电体23为焊锡凸块或如铜柱的导电柱，且该些导电体23电性连接该基板20的线路层201。

此外，该第二电子元件24为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。

又，该第二电子元件24电性连接该基板20的线路层201。例如，该第二电子元件24以覆晶方式电性结合至该线路层201上；或者，该第二电子元件24也可以打线方式(图略)电性连接该线路层201。

如图2C所示，结合一架体25于该些导电体23上，且该架体25电性连接该些导电体23。

于本实施例中，依封装产品的需求，该架体25为金属架或线路板。

此外，该第二电子元件24外露于该架体25。例如，该架体25具有至少一开口250(如图2C’所示)与多个接点251，使该第二电子元件24外露于该开口250，且该些接点251对应结合该些导电体23。然而，该架体的形状可依需求制作，如图3A至图3E所示，并无特别限制，其中，图3E所示的双杆状架体的方位可相对该基板20呈纵向或横向。

如图2D所示，形成一封装体26于该基板20的第二表面20b上，以包覆该第二电子元件24、该封装层22与该些导电体23。

于本实施例中，该封装体26的材质与该封装层22的材质为相同或不相同，且形成该封装体26的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装材。

此外，该封装体26还形成于该架体25的开口250中，以覆盖该第二电子元件24。或者，如图2D’及图2D”所示，该第二电子元件24的表面24a可外露于该封装体26的表面26a,26a’，例如，该封装体26形成有用以外露该第二电子元件24的开孔260(如图2D’所示)、或该封装体26的表面26a’齐平该第二电子元件24的表面24a(如图 2D”所示)。

又，于图2D”中，当该封装体26的表面26a’齐平该第二电子元件24的表面24a时，该架体25的表面可选择性齐平(图略)或不齐平(如图2D”所示)该封装体26的表面26a’。

另外，若该第二电子元件24的表面24a外露于该封装体26的表面26a,26a’，可于该第二电子元件24的外露表面24a上形成散热结构，如金属制的散热层240(如图2D’所示)或各种现有散热片等。

如图2E所示，形成一屏蔽层27于该封装体26上，且该屏蔽层27为金属层，如铜层。

于本实施例中，于形成该屏蔽层27之前，可先沿图2D所示的切割路径S进行切单制程，使该屏蔽层27延伸形成至该封装层22的侧面22c、该基板20的侧面20c及该架体25的侧面25c。

此外，当该电子封装件2为栅格阵列(land grid array，简称LGA)型，如图2E所示，该架体25是采用金属架，以作为导脚(lead)。

又，当该电子封装件2’为球状阵列(ball grid array，简称BGA)型，如图2E’所示，该架体25’采用线路板，以供电性结合多个导电元件28，例如，该架体25’包含至少一介电层250’及形成于该介电层250’上的线路层251’。具体地，该线路层251’的布设方式为例如，包含导电通孔40与电性接触垫40’的双层式(如图4A所示)、包含导电盲孔41与线路41’的增层式(如图4B所示)、包含金属芯层42的增层式(如图4C所示)，以藉由该线路层251’的布设，使该屏蔽层27有利于接触该架体25的侧面25c的线路层251’，而强化屏蔽的效果。

另外，形成该些导电元件28的制程为例如于形成该屏蔽层27之前，先形成多个导电元件28于该架体25’上，其中，该导电元件28为焊锡凸块、导针(pin)或如铜柱的导电柱。具体地，该些导电元件28的布设是配合该架体25’的形状，如图2E”、图3A’至图3D’及图3E所示，其中，该些导电元件28可为点状28a、条状28b或其组合，并无任何限制。

本发明的制法中，通过将该第一电子元件21与第二电子元件24分别设于该基板20的第一表面20a与第二表面20b上，使该基板20 的表面积无需加大即可布设所需的电子元件的数量，因而该电子封装件2,2’的体积不会增大，故相较于现有技术，本发明的制法能达到使该电子封装件2,2’轻薄短小的目的。

此外，藉由该封装层22与封装体26的双层结构保护该些第一与第二电子元件21,24，以避免该些第一与第二电子元件21,24与外界大气接触而受潮，进而避免受到水气或污染物的侵害。

又，藉由该封装体26与该封装层22的双层结构，使该电子封装件2,2’的耐撞度提高，且降低碎裂(Crack)机率，并于高温高湿的环境下运作时，可增加该电子封装件2,2’的使用寿命。

另外，藉由该屏蔽层27保护该些第一电子元件21与第二电子元件24，使该些第一电子元件21与第二电子元件24免受外界的电磁干扰(Electromagnetic interference，简称EMI)，因而不会影响整体该电子封装件2,2’的电性效能，故该电子封装件2,2’的电性运作功能得以正常。

本发明提供一种电子封装件2,2’，包括：一基板20、多个第一电子元件21、一封装层22、多个第二电子元件24、一架体25,25’以及封装体26。

所述的基板20具有相对的第一表面20a及第二表面20b。

所述的第一电子元件21设于该基板20的第一表面20a上。

所述的封装层22形成于该基板20的第一表面20a上，以包覆该第一电子元件21。

所述的第二电子元件24设于该基板20的第二表面20b上。

所述的导电体23设于该基板20的第二表面20b上。

所述的架体25,25’结合于该基板20的第二表面20b上。

所述的封装体26形成于该基板20的第二表面20b上，以包覆该第二电子元件24。

于一实施例中，该架体25,25’具有至少一开口250，使该些第二电子元件24外露于该开口250。

于一实施例中，该架体25为金属架。

于一实施例中，该架体25’为线路板。

于一实施例中，该架体25,25’藉由多个导电体23结合于该基板 20的第二表面20b上。

于一实施例中，该第二电子元件24的表面24a可外露于该封装体26的表面26a,26a’。

于一实施例中，该电子封装件2,2’还包括形成于该封装体26上的一屏蔽层27。

于一实施例中，该电子封装件2’还包括形成于该架体25’上的多个导电元件28。

综上所述，本发明的电子封装件及其制法，藉由将该第一与第二电子元件分别设于该基板的第一与第二表面上，使该基板的表面积无需加大即可布设所需的电子元件的数量，故该电子封装件的体积不会增大，因而能使该电子封装件符合轻薄短小的需求。

此外，藉由该封装层与封装体的双层结构保护该些第一与第二电子元件，以避免该些第一与第二电子元件与外界大气接触而受潮，进而避免受到水气或污染物的侵害。

又，藉由该封装体与该封装层的设计，使该电子封装件的耐撞度提高，且降低碎裂机率，并于高温高湿的环境下运作时，可增加该电子封装件的使用寿命。

另外，藉由该屏蔽层保护该些第一与第二电子元件，使该些第一与第二电子元件免受外界的电磁干扰，故该电子封装件的电性运作功能得以正常。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域的技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。