芯片封装框架及芯片封装结构的制作方法

本发明涉及半导体技术领域，尤其涉及半导体封装技术，具体是指一种芯片封装框架及芯片封装结构。

背景技术：

请参阅图1与图2所示，为现有技术中的芯片封装结构，为了提高封装体的散热，通常会在封装体的底部加一个散热片，或者加不散热片的在封装体的侧面加翼脚(或叫翼片)，翼脚与封装体内部的载片岛相连，如图1中SOP24加翼脚的封装形式；又如图2是DIP14做成加翼脚的封装形式，这种可以称之为附加翼脚、或者附加翼片，是最常规做法。

上述的结构和方法中存在以下缺点：

1)按照图1和图2方式如果要加翼脚提高散热，在PIN Pitch(引脚间距)保持不变情况下封装体必须扩大，封装的整套模具包括引线框架模具、塑封模具、切筋模具、打弯模具都要重新开，成本很高；

2)如果按照图1和图2方式如果要加翼脚提高散热，PIN Pitch如果缩小，封装体大小虽可基本不变，但整套模具包括引线框架模具、塑封、切筋、打弯模具也要重新开；成本也高；

3)对封装而言重新开整套模具，包括引线框架模具、塑封、切筋、打弯模具，开发周期会很长；

4)按照图1封装体加大，或者按照图2中PIN Pitch变化，用户的PCB(印刷电路板)都必须改动才能使用；这同样会延长客户开发的周期，或者增加使用难度；

5)按照图1和图2方式做不够灵活，全部整套模具开过后，仍然只适用一种封装形式。

技术实现要素：

本发明的目的是克服了上述现有技术的缺点，提供了一种把任意相邻的封装引脚做成翼脚，用在SOP、DIP、QFP封装外型上，并且翼脚与基岛相连的芯片封装框架，有利于电路的散热，同时可降低封装模具的开发成本和开发周期。

为了实现上述目的，本发明的芯片封装框架及芯片封装结构具有如下构成：

该芯片封装框架，其主要特点是，所述的芯片封装框架包括基岛、引脚；任意数个相邻的引脚在框架外部相连，且该任意数个相邻的引脚在框架内部相连后与所述的基岛相连。

进一步地，该任意数个相邻的引脚为一个整体，所述的芯片封装框架的模具改变，则该整体的面积及形式改变。

进一步地，所述的任意数个相邻的引脚为一个整体，且该整体上设置有孔。

进一步地，所述的芯片封装框架为双列直插式封装DIP、小外形封装SOP或者四方扁平封装QFP的芯片封装框架。

进一步地，所述的芯片封装框架包括数个基岛，在框架内部和框架外部均相连的任意数个相邻的引脚形成一个整体，且使得每一个基岛与至少一个该整体相连接。

更进一步地，所述的数个基岛为2以上的整数个基岛。

更进一步地，所述的任意数个引脚为2以上的整数个引脚。

本发明还涉及一种芯片封装结构，其主要特点是，包括上述的芯片封装框架。

采用了该发明中的芯片封装框架及芯片封装结构，与现有技术相比，具有以下有益效果：

1)便于芯片通过基岛和翼脚向外面散热，例如图3中PIN5和PIN6做成翼脚，通过框架金属直接把芯片的热量导引到封装体外面去，也可增加基岛的电容量；

2)内部PIN5和PIN6同时与基岛相连，实际上把基岛扩大，便于做大芯片、多芯片封装；

3)与常规SOP8封装工艺相兼容；

4)与后续常规的SOP8测试、打印、编带工艺相兼容，与SMT厂家的贴装工艺兼容；

5)主要只改动一副引线框架模具，其他塑封模具、切筋模具、打弯模具只要稍作调整就可以实现，可缩短封装的开发周期；

6)用户的PCB上不必作改动就可以直接使用；(DIP翼脚必须改动PCB的应用除外)。

附图说明

图1为现有技术中的SOP24加翼脚的封装形式的结构示意图。

图2为现有技术中的DIP14加翼脚的封装形式的结构示意图。

图3为本发明的第一具体实施例中SOP8的封装结构示意图。

图4至图9分别为本发明的不同的实施例中的芯片封装框架的结构示意图。

图10至11分别为本发明的不同的相邻引脚相连接的芯片封装框架的结构示意图。

图12为本发明的一实施例中的不带孔时芯片封装框架的结构示意图。

图13为本发明的双基岛的结构示意图。

图14为本发明的一实施例中多引脚相连接的芯片封装框架的结构示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明的芯片封装框架包括基岛、引脚、芯片；所述的芯片设置于所述的基岛上，封装的任意相邻的数个引脚相连，与现有技术相比，该数个引脚在框架内部相连后并与所述的基岛相连。

请参阅图3所示，本发明直接将相邻的PIN(引脚)相连，不从封装体中间附加其他翼脚或翼片，并且把成做该数个相连的相邻PIN与基岛相连以便提高散热，扩大基岛面积，提高了可封装的芯片面积、也便于实现多个芯片封装。也就是说，本发明为了实现上述技术效果，第一，数个相邻的引脚在封装芯片的外部相连，其次，数个相邻引脚在封装芯片的内部相连，第三，数个相连引脚连接后还与基岛相连，增大了散热面积，同时便于芯片通过基岛和该数个相连的引脚向外散热，结构简单，成本低廉，应用范围广泛。本发明中通过上述的三个连接，将基岛的面积扩大，扩大了基岛的面积，可以增大散热面积，同时内部引脚与基岛相连，相连的内部引脚互相连接，且与外部引脚相连，这样可以将芯片内部的热量传递至芯片外部引脚，从而加快芯片的散热，有利于芯片的正常工作与保护，应用范围广泛。

为了实现图3中的结构，其具体做法是：

(1)把基岛适当地扩大，向PIN5和PIN6处延伸，并连成一片，如图3；

(2)其他PIN的图形、位置不作任何变化；

(3)基岛可以做成下沉的基岛，即带散热片如图3；也可以做成常规的基岛，不带散热片的；

(4)其他封装工艺、材料不变。

在一种优选的实施方式中，请参阅图4至图9所示，所述的芯片封装框架的模具改变，则该任意数个相邻的引脚的整体面积及整体形式改变，其形式可以多种多样，并不局限于本发明中图4至图9所示的实施方式，且所述的芯片封装框架为双列直插式封装DIP、小外形封装SOP、四方扁平封装QFP封装形式的芯片封装框架，其中本发明的芯片封装框架可以是用于带散热片的，也可以是用于不带散热片的，其具体应用场景可以根据本领域技术人员的需要而进行随机转变。

在一种优选的实施方式中，请参阅图10至11所示，为不同序号的相邻的数个引脚相连接。例如，可以使图10中的5、6引脚，也可以是图11中的6、7引脚，也可以是其他的相邻的引脚，在此不再赘述。

在一种优选的实施方式中，请参阅图12至13所示，该数个相邻的引脚相连接所形成的整体设置有小孔。且整体的形式灵活多样，其可以设置成带孔的形式，以减少模具的调整，在此不再赘述。

在一种优选的实施方式中，请参阅图13所示，所述的框架包括数个基岛在框架内部和框架外部均相连的任意数个相邻的引脚形成一个整体，且使得每一个基岛与至少一个该整体相连接，如在图13中，PIN2和PIN3与一个基岛相连，PIN4和PIN5与另外一个基岛相连；当然只要条件允许可以做两个以上基岛。请参阅图14所示，任意数个相邻的引脚不局限于2个PIN，可以把3个、4个或更多的相邻PIN连结在一起，以便提高散热效果；例如把QFP44的PIN1、PIN2、PIN3相连接。

另外在其他的实施方式中，任意数个相邻的引脚连接后的整体所形成的形式、结构等可以根据实际需要而进行调整，并不局限于上述所述的实施例。本发明中的任意数个相邻的引脚连接后的整体是可以进行信号传输的，而现有技术中的翼脚不具有信号传输的功能。

采用了该发明中的芯片封装框架及芯片封装结构，与现有技术相比，具有以下有益效果：

1)便于芯片通过基岛和任意数个相邻的引脚连接后的整体向外面散热，例如图3中PIN5和PIN6相连接，通过框架金属直接把芯片的热量导引到封装体外面去，也可增加基岛的电容量；

2)内部PIN5和PIN6同时与基岛相连，实际上把基岛扩大，便于做大芯片、多芯片封装；

3)与常规SOP8封装工艺相兼容；

4)与后续常规的SOP8测试、打印、编带工艺相兼容，与SMT厂家的贴装工艺兼容；

5)主要只改动一副引线框架模具，其他塑封模具、切筋模具、打弯模具只要稍作调整就可以实现，可缩短封装的开发周期；

6)用户的PCB上不必作改动就可以直接使用；(DIP形式下任意数个相邻的引脚连接后的整体必须改动PCB的应用除外)。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以对其做出若干变形和改进，这些都属于本发明的保护范 围。因此，本发明专利的保护范围应以所附权利要求为准，说明书和附图应被认为是说明性的而非限制性的。