接触孔的形成方法与流程

本发明涉及半导体制造领域，特别涉及一种接触孔的形成方法。

背景技术：

集成电路工艺中，通常采用接触孔实现上下层的互连。具体工艺包括：先进行介质层的沉积；然后利用光刻和刻蚀工艺形成通孔；再利用物理气相沉积(Physical Vapor Deposition,PVD)工艺依次形成阻挡层和种子层；再用化学电镀(Electro chemical plating,ECP)的方法对通孔进行填充；采用化学机械研磨(Chemical Mechanical Polishing，CMP)的方法对填充后的通孔顶部进行平坦化。

然而，在进行阻挡层的沉积时，通孔底部也会沉积一部分阻挡层，而通孔底部的阻挡层会导致接触孔电阻的增加，因此需要一种降低接触孔的接触电阻的方法。

技术实现要素：

本发明解决的技术问题是在保护介质层不被损伤的前提下，降低接触孔的接触电阻。

为解决上述技术问题，本发明实施例提供一种接触孔的形成方法，包括：

提供基底，所述基底内形成有垫层；形成介质层，所述介质层覆盖所述基底和所述垫层；沿所述介质层表面向内部形成通孔，所述通孔底部暴露出所述垫层；对暴露出的垫层表面进行处理，使其粗糙化；在所述通孔内填充导电材料，形成接触孔。

可选地，对所述暴露出的垫层表面进行处理包括：对垫层表面进行氧化形成氧化层；以及去除所述氧化层。

可选地，所述对垫层表面进行氧化包括：采用H₂O₂溶液对所述垫层表面进行氧化，所述H₂O₂溶液中H₂O与H₂O₂的体积比为5:1至10:1，处理时间为5s至20s。

可选地，所述去除所述氧化层包括：采用HF溶液去除，所述HF溶液中 H₂O与HF的体积比为50:1至5000:1，处理时间为5s至20s。

可选地，对所述暴露出的垫层表面进行处理，包括采用Ar离子轰击或干法刻蚀方法，使其粗糙化。

可选地，对所述暴露出的垫层表面进行处理，使其粗糙化之前还包括：对所述暴露出的垫层表面进行清洗。

可选地，对所述暴露出的垫层表面进行清洗包括：采用HF溶液、H₂SO₄溶液、HCl溶液、HNO₃溶液、NH₄OH溶液中的一种或者其任意组合作为清洗剂来去除。

可选地，采用HF溶液作为清洗剂，所述HF溶液中H₂O与HF的体积比为50:1至5000:1。

可选地，在对所述暴露出的垫层表面进行粗糙化处理后，在所述通孔内形成阻挡层。

可选地，所述形成阻挡层包括：采用物理气相沉积工艺形成阻挡层，沉积时在晶圆上加偏压，使已经沉积的阻挡层部分会被后续的沉积原子轰击到侧壁上去，所述偏压功率范围是100W至1000W。

可选地，减薄所述通孔底部形成的阻挡层。

可选地，所述减薄所述通孔底部的阻挡层的方法包括：采用氩离子轰击所述通孔底部，所述氩离子轰击时，氩气流量为5sccm至50sccm，加在射频线圈上的射频功率范围是10KW至30KW，加在晶圆上的交流偏压功率为500W至1000W，轰击时间为2s至15s。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例通过在所述通孔内形成阻挡层之前，先对所述通孔底部暴露出的垫层表面进行粗糙化处理，使得后续形成的阻挡层与所述垫层表面之间的结合力变弱，更容易减薄所述通孔底部的阻挡层的厚度，避免了采用较大功率的氩离子轰击过程中造成的对介质层的损伤，从而在保证可靠性的前提下降低了接触孔的接触电阻。

可选地，在本发明的一个具体实施例中，通过采用双氧水溶液作为氧化 剂对所述暴露出的垫层表面进行氧化处理形成氧化层、然后用氢氟酸的水溶液去除所述氧化层，可以实现对所述垫层表面进行粗糙化处理，使得减薄所述通孔底部的阻挡层的厚度更为容易。

附图说明

图1是本发明一个具体实施例的形成接触孔的方法的流程示意图；

图2是本发明一个具体实施例的对垫层表面粗糙化处理的流程示意图；

图3是本发明一个具体实施例的填充通孔的流程示意图；

图4至图12是本发明一个具体实施例的形成接触孔的方法的中间结构的剖面示意图。

具体实施方式

本发明实施例提供了一种接触孔的形成方法，下面结合附图加以详细叙述：

需要注意的是，本实施例中，以形成单镶嵌结构为例加以说明，本发明方法还可以应用于其他通孔结构，例如插塞或直通孔结构等，在此不再一一列举。

参考图1中步骤S11和图4，提供半导体衬底10。

所述半导体衬底10可以为单晶硅或多晶硅；所述半导体衬底10也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底10还可以是其他半导体材料；所述半导体衬底10还可以选自具有外延层或外延层上硅结构；所述半导体衬底10上还可以形成有器件结构。

参考图1中步骤S13和图4，在所述半导体衬底10上形成第一介质层11。所述第一介质层11内形成有垫层12。这里所述半导体衬底10、所述第一介质层11及所述垫层12共同构成基底1。本实施例中，所述垫层12可以为金属铜。所述垫层12还可以是铝等其他导电材料。

参考图1中步骤S15和图4，在所述基底1上形成第二介质层13。所述第二介质层13覆盖所述第一介质层11及所述垫层12。

所述第二介质层13可以为氧化硅、氮化硅或碳氮化硅。在一些实施例中，所述第二介质层13还可以为低K介电材料，介电常数介于2.0至3.0之间，比如黑钻石(BDII:SiOCH)。所述黑钻石(BDII:SiOCH)厚度在至之间。所述第二介质层13可以采用物理气相沉积(Physical Vapor Deposition,PVD)工艺形成。所述第二介质层13也可以采用其他形成工艺，比如化学气相沉积(Chemical vapor deposition,CVD)。

继续参考图1中步骤S15和图4，在所述第二介质层13内形成通孔14。所述通孔14可以采用常规的大马士革工艺形成，所述通孔14贯穿所述第二介质层13，暴露出所述垫层12表面。所述通孔14的开口宽度在30nm到100nm范围内，所述通孔14的深度在100nm到300nm范围内。

本实施例中，在对所述垫层12表面进行粗糙化处理之前，还包括对所述垫层12表面进行清洗，以去除通孔14形成过程中在垫层12表面形成的副产物。参考图1中步骤S17，首先对所述通孔14底部进行清洗。具体地，当所述垫层12金属是铜时，在形成所述通孔14的过程中所采用的刻蚀试剂会与所述垫层12表面反应生成CuF₂，CuN，CuCN等副产物。为了去除所述副产物，可以采用HF溶液、H₂SO₄溶液、HCl溶液、HNO₃溶液、NH₄OH溶液中的一种或者以上溶液任意两种或多种的组合作为清洗剂来去除。本实施例中，采用HF溶液作为清洗剂。所述HF溶液中H₂O与HF体积比为50:1至5000:1。

参考图1中步骤S19，对所述垫层12表面进行粗糙化处理，以便增加所述垫层12表面的粗糙度，降低所述垫层12与后续阻挡层之间的结合力。所述粗糙化处理可以采用湿法刻蚀方法进行，图2示出本发明一个实施例的粗糙化处理的流程示意图。

参考图2中步骤S191，结合图5，对所述垫层12表面进行氧化处理形成氧化层20。具体地，本实施例中采用双氧水溶液对所述垫层12铜金属表面进行氧化，生成氧化产物氧化铜20。所述双氧水溶液中H₂O与H₂O₂体积比为5:1至10:1，处理时间为5s至20s。

参考图2中步骤S193，结合图6，去除所述垫层12表面的氧化层20。本实施例中，采用氢氟酸溶液去除所述氧化层20，所述氢氟酸溶液中H₂O与 HF体积比为50:1至5000:1，处理时间为5s至20s。作为一个实施例，所述氢氟酸溶液中H₂O与HF的体积比为1000:1。

需要说明的是，由于在上述短时间内氧化生成的氧化铜的厚度很不均匀，氧化铜去除后，所述垫层12铜金属表面会比较粗糙，使得后续形成的阻挡层与所述垫层12铜金属表面之间的结合力会比较弱，在后续沉积阻挡层之后，所述通孔14底部形成的阻挡层更容易被氩离子轰击出去，脱离所述垫层。

还需要说明的是，对所述垫层12表面进行处理，还包括采用Ar离子轰击或干法刻蚀的方法，使其粗糙化。采用Ar离子轰击的方法对垫层12表面进行粗糙化处理时，氩气流量为4sccm至50sccm，加在射频线圈上的射频功率为0.5KW至5KW，加在晶圆上的交流偏压功率为200至1000W，轰击时间为2s至15s。采用干法刻蚀方法对垫层12表面进行粗糙化处理时，可以选取CF₄或CClF₃作为刻蚀剂，处理时间为1s至5s。

返回参考图1中步骤S21，对所述通孔14进行填充。所述填充通孔14的工艺如图3所示。图3给出本发明一个实施例的填充通孔14的流程示意图。参考图3中步骤S211，结合图7，在所述通孔14侧壁以及底部形成阻挡层15。所述阻挡层15的作用是防止后续所述通孔14内填充的导电材料的金属原子扩散到所述衬底10、所述第一介质层11以及所述第二介质层13内。

具体地，所述阻挡层15包括第一阻挡层151和位于第一阻挡层151之上的第二阻挡层152。所述第一阻挡层151包括位于通孔14侧壁的第一阻挡层151a和位于通孔14底部的第一阻挡层151b；所述第二阻挡层152包括位于通孔14侧壁的第二阻挡层152a和位于通孔14底部的第二阻挡层152b。本实施例中，所述第一阻挡层151的材料为氮化钽，所述第二阻挡层152的材料为钽。

需要说明的是，形成所述阻挡层15的步骤包括：在所述通孔14的侧壁和底部形成所述第一阻挡层151；之后在所述第一阻挡层151上再形成所述第二阻挡层152。本实施例中，采用物理气相沉积(PVD)方法形成所述第一阻挡层151和所述第二阻挡层152，沉积所述第一阻挡层151时，氮气流量为18sccm至30sccm，氩气流量为4sccm至20sccm，物理轰击的直流功率为10KW至 30KW，加在晶圆上的交流偏压功率为100W至1000W；沉积所述第二阻挡层152时，氩气流量为4sccm至20sccm，物理轰击的直流功率为10KW至30KW，加在晶圆上的交流偏压功率为100W至1000W。形成的所述第一阻挡层151及所述第二阻挡层152的厚度范围均为至

需要进一步说明的是，位于所述通孔14底部的第一阻挡层151b氮化钽和第二阻挡层152b钽的厚度是影响所述接触孔的接触电阻的关键因素，为了提高氮化钽和钽的阶梯覆盖率，同时降低所述通孔14底部的第一阻挡层151b和第二阻挡层152b的厚度，本发明实施例中采用偏压沉积的方式，即在沉积所述第一阻挡层151和所述第二阻挡层152时，在晶圆上加一定功率的偏压，具体地，偏压功率为100W至1000W，氩气流量为4sccm至20sccm，加在靶材上的直流电压功率为10KW至30KW。这样阻挡层15在沉积的同时，已经沉积的阻挡层15部分会被后续的氮化钽/钽原子轰击到通孔14的侧壁上去。而由于本发明实施例对垫层12表面进行了粗糙化处理，沉积在所述垫层12上的阻挡层与所述垫层12之间的结合力比较弱，更容易被轰击出去。因此，可以进一步降低所述通孔14底部的第一阻挡层151b和第二阻挡层152b的厚度，同时，也提高了所述通孔14侧壁上第一阻挡层151a和第二阻挡层152a的覆盖率。

参考图3中步骤S213，结合图8，采用Ar离子对所述通孔14底部的阻挡层15进行轰击，以减薄所述第一阻挡层151b和所述第二阻挡层152b的厚度。本实施例中，Ar离子轰击时，氩气流量为5sccm至50sccm，工艺腔里装有射频(RF)线圈，加在射频线圈上的射频功率为10kW至30kW以电离氩气，加在晶圆上的交流偏压功率为500W至1000W，以加速氩离子，轰击时间为2s至15s。

如上所述，由于阻挡层15与垫层12之间结合力较弱，Ar离子轰击时，采用较小的功率就可以去除所述通孔14底部较多的阻挡层15，即提高了Ar离子的轰击效率，从而避免了采用较大功率的氩离子轰击，减薄通孔14底部的阻挡层15的过程中，造成的对所述第一介质层11和所述第二介质层13的损伤。

参考图3中步骤S215，在所述通孔14内依次形成粘附层和种子层，采用 化学电镀方法填充通孔14。首先请参照图9，在所述通孔14内先形成粘附层30。形成所述粘附层30的目的是保证后续种子层的连续生长。本实施例中，所述粘附层30的材料可以为钽，还可以是钛等其他材料。可以采用物理气相沉积(PVD)的方法形成所述粘附层30，沉积时，物理轰击的直流功率为10KW至30KW，加在晶圆上的交流偏压功率为100W至1000W。还可以采用化学气相沉积(CVD)、原子层沉积(ALD)等方式形成所述粘附层30。形成的所述粘附层30的厚度为至

接着，请参考图10，在所述通孔14内形成种子层40。具体地，本实施例中，所述种子层40的材料与后续填充的材料有关，若采用铜做导线，可以采用铜做种子层。形成铜种子层的具体工艺包括：采用物理气相沉积(PVD)的方法形成所述种子层40，加在靶材上的直流功率为10KW至50KW，形成的铜种子层的厚度为至

再接着，参考图11，向所述通孔14内填充导电材料50。所述导电材料50来自钨、铝、银、铬、钼、镍、钯、铂、钛、钽或者铜中的一种或多种，本发明对此不作任何限定。具体的，本实施例中，所述导电材料50为铜。本实施例中，采用化学电镀(Electro chemical plating,ECP)的方式对所述通孔14进行填充。

然后，返回参考图1中步骤S23和图12，对所述填充后的通孔14顶部进行平坦化处理。具体地，本实施例中，采用化学机械研磨(Chemical Mechanical Polishing，CMP)的方法对所述填充后的通孔14顶部进行平坦化，以形成接触孔60。

综上，本发明通过在形成阻挡层之前，对垫层表面进行粗糙化处理，使得通孔底部的阻挡层与垫层表面之间的结合力变弱，更容易通过氩离子轰击方式减薄位于垫层表面的阻挡层的厚度，避免了采用较大功率的氩离子轰击过程中造成对介质层的损伤，从而在保证可靠性的前提下有效地降低了接触孔的接触电阻。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。