一种反熔丝结构及其制造方法与流程

本发明涉及半导体器件及制造领域，特别涉及一种反熔丝结构及其制造方法。

背景技术：

反熔丝通常为三明治结构，由上下电极和中间的绝缘电介质材料组成。作为存储器，在编程之前，反熔丝上下电极处于高阻状态，通常会有几百兆欧以上，代表一种存储状态；在编程时，上下电极之间施加编程电压，在编程之后，中间的电介质材料被击穿，反熔丝上下电极处于低阻状态，通常在几百欧姆以下，则代表另一种存储状态。

目前，反熔丝主要是采用平面结构，其实现面积较大，而随着半导体工艺进程的不断推进，平面结构无法实现小面积大容量的要求，已不能满足器件高度集成化的要求。

技术实现要素：

有鉴于此，本发明的目的在于提供一种反熔丝结构及其制造方法，提高反熔丝的集成度。

为实现上述目的，本发明有如下技术方案：

一种反熔丝结构，包括：

半导体衬底；

半导体衬底上的鳍，鳍为下电极；

鳍表面上的栅介质层；

栅介质层上的栅极，栅极为上电极。

所述栅介质层的材料为高k介质材料。

可选的，所述栅极为多层结构，包括金属栅极和其上的多晶硅层。

可选的，所述金属栅极的材料为Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x或TaC_x。

可选的，还包括栅极两侧的鳍中的掺杂区，掺杂区上形成有接触。

可选的，还包括选择器件，选择器件包括鳍、鳍上的栅介质层以及栅极、栅极两侧的源漏区，选择器件的源漏区与反熔丝结构掺杂区上的接触电连接。

此外，本发明还提供了一种反熔丝结构的制造方法，包括：

提供半导体衬底，衬底上具有第一区域；

在衬底上形成鳍；

在鳍的表面上形成栅介质层；

在栅介质层上形成栅极；

第一区域用于形成反熔丝结构，第一区域上的鳍为下电极，栅极为上电极。

可选的，还包括：在栅极两侧的鳍中形成掺杂区，掺杂区上形成有接触。

可选的，衬底上还具有第二区域，第二区域用于形成选择器件，选择器件的源漏区与反熔丝结构掺杂区上的接触电连接。

可选的，所述栅介质层的材料为高k介质材料，所述栅极为多层结构，包括金属栅极和其上的多晶硅。

本发明实施例提供的反熔丝结构及其制造方法，采用鳍式结构形成反熔丝，鳍为下电极，鳍上的栅极为上电极，基于鳍的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求，同时，能与鳍式器件的很好的兼容，工艺兼容性好。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例反熔丝结构的结构示意图；

图2根据本发明实施例的制造方法的流程图；

图3-图7示出了根据本发明实施例的制造方法形成反熔丝结构的各个过程中的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术的描述，为了提高器件的集成度，本发明提出了一种反熔丝结构，参考图1所示，包括：

半导体衬底100；

半导体衬底100上的鳍110，鳍110为下电极；

鳍110表面上的栅介质层130；

栅介质层130上的栅极140，栅极140为上电极。

本发明的反熔丝结构，采用鳍式结构形成反熔丝，鳍为下电极，鳍上的栅极为上电极，基于鳍的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求，同时，能与鳍式器件的很好的兼容，工艺兼容性好。

在本发明实施例中，所述半导体衬底100可以为Si衬底、Ge衬底等。在其他实施例中，还可以为包括其他元素半导体或化合物半导体的衬底，例 如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等。

所述鳍110形成在半导体衬底上，可以由衬底本身来形成，鳍110之间形成有隔离120，隔离120形成在鳍的下部，将相邻的器件隔离开。

所述栅介质层130和栅极140为形成鳍式场效应晶体管中的栅介质材料和栅极材料，优选的，栅介质层130的材料为高k介质材料，高k介质材料和氧化硅相比，具有高介电常数的材料，高k介质材料例如铪基氧化物，HFO₂、HfSiO、HfSiON、HfTaO、HfTiO等；更优地，栅极为多层的结构，包括金属栅极和其上的多晶硅，金属栅极可以为单层或多层结构，金属栅极的材料例如可以为Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x或TaC_x或他们的叠层。具有高k介质材料的介质层以及金属栅极的上电极的反熔丝结构，与高k/金属栅的鳍式场效应晶体管具有很好的工艺兼容性，同时，在编程时，多晶硅层加载高电压，在合适的电压条件下，高k栅介质材料的栅介质层击穿的同时，金属栅极也可以一同被击穿，栅极介质具有稳定的材料特性，保证了编程前的稳定性和编程后的可靠性，提高器件的性能。

此外，该反熔丝结构可以具有多栅结构，如三栅结构，多条鳍通过栅极连接起来，可以增大驱动电流，提高器件的性能。

在本发明的实施例中，栅介质层130和栅极140可以形成在鳍110的中部，同鳍式场效应晶体管，仍然在栅极140两侧的鳍中形成掺杂区，同时，在掺杂区上形成接触，可以从掺杂区两端的接触获得击穿后的两端的电流，以便验证击穿是否有效。

为了便于上述反熔丝结构的编程以及电流的读取，在衬底上还形成有选择器件，选择器件可以为与反熔丝结构基本相同的鳍式场效应晶体管，包括鳍、鳍上的栅介质层以及栅极、栅极两侧的源漏区，选择器件的栅介质层以及栅极可以与反熔丝结构的栅介质层以及栅极具有相同或不同的材料、结构，选择器件的源漏区与反熔丝结构掺杂区上的接触电连接，可以通过接触之上的金属连线层实现二者的电连接。这样，在编程或读取电流时，先选通选择器件，选择器件源漏电流流向反熔丝结构的源漏，熔丝结构的上电极施加电 压后，实现熔丝结构的击穿或导通，从而，实现编程或获取编程后的导通电流。

以上对本发明的反熔丝结构的实施例进行了详细的描述，此外，本发明还提供了上述反熔丝结构的制造方法，参考图2所示，包括：

提供衬底，衬底上具有第一区域；

在衬底上形成鳍；

在鳍的表面上形成栅介质层；

栅介质层上的栅极；

第一区域用于形成反熔丝，第一区域上的鳍为下电极，栅极为上电极。

在该制造方法中，鳍为下电极，鳍上的栅极为上电极，能与鳍式器件的很好的兼容，工艺兼容性好，同时，形成的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求。

为了更好的理解本发明技术方案和技术效果，以下将结合流程图和附图图3-图7对具体的实施例的制造方法进行详细的描述，其中图3-图7为沿栅宽方向的栅极区域的剖面结构示意图，可以参考图1，沿图1中栅极进行剖面，即与鳍垂直方向对栅极进行剖面的结构示意图。

在步骤S101，提供半导体衬底100，衬底上具有第一区域，参考图2所示。

在本发明实施例中，所述半导体衬底100可以为Si衬底、Ge衬底等。在其他实施例中，还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等。

本实施例中，所述衬底为体硅衬底。衬底上的第一区域用于形成反熔丝结构，可以理解的是，衬底上还可以进一步具有用于形成其他器件的区域，如形成场效应晶体管的第二区域，本实施例中，第二区域上形成场效应晶体管，作为反熔丝结构的选择器件。

在步骤S102，在衬底100上形成鳍110，参考图3所示。

在本实施例中，具体的，首先，在衬底100上形成硬掩膜层112，硬 掩膜层112可以为单层或多层结构，例如可以为氮化硅；而后，在硬掩膜层112上形成光敏刻蚀剂，并进行曝光和显影，以形成刻蚀图案，接着，对硬掩膜层112进行图案化，并去除光敏刻蚀剂；而后，以硬掩膜层112为掩蔽，进行衬底100的刻蚀，从而形成鳍110，如图3所示。

在形成鳍110之后，形成鳍110之间的隔离120，参考图4所示。

具体的，首先，进行隔离材料的填充，隔离材料为介质材料，例如可以为二氧化硅，填充之后，进行平坦化，如进行化学机械研磨(CMP)工艺，以硬掩膜层112为停止层；而后，可以采用湿法腐蚀，如高温磷酸去除氮化硅的硬掩膜；接着，可以采用刻蚀技术，如湿法腐蚀，使用氢氟酸腐蚀去除一定厚度的隔离材料，保留部分的隔离材料在鳍之间，从而形成了隔离层120，如图3所示。

该步骤中，第一区域形成的鳍用于作为反熔丝结构的下电极，第二区域形成的鳍用于形成场效应晶体管或其他器件。

在步骤S103，在鳍110的表面上形成栅介质层130，如图5所示。

在本发明实施例中，第一区域和第二区域的栅介质层130可以选择相同的材料形成，可以根据所要形成的器件来选择，可以作为器件的栅介质层同时在反熔丝结构中编程时可以被击穿，这样，工艺集成度更高，且工艺更为简单。当然，第一区域和第二区域的栅介质层130也可以选择不同的介质材料分别来形成。

在本实施例中，更优地，第一区域和第二区域的栅介质层130材料都为高k介质材料，高k介质材料和氧化硅相比，具有高介电常数的材料，高k介质材料例如铪基氧化物，HFO₂、HfSiO、HfSiON、HfTaO、HfTiO。对于第一区域的栅介质层的厚度，可以根据击穿性能指标设定所需厚度的栅介质材料的厚度，对于第二区域的栅介质层的厚度由场效应晶体管器件的性能来确定，厚度可以在1-10nm，栅介质层可以通过ALD、PLD、MOCVD或其他合适的方法分别在第一区域和第二区域淀积所需厚度的栅介质层。在具体的器件设计中，第二区域的栅介质层的厚度要大于第一区域的栅介质层的厚度， 这样，在反熔丝结构的栅介质层击穿过程中，场效应晶体管器件的栅介质层不会击穿，确保器件的正常工作。

而后，在步骤S104，在栅介质层130上形成栅极，参考图7所示。

在本发明实施例中，第一区域和第二区域的栅极可以选择相同的结构和材料形成，可以为单层或多层结构，可以根据所要形成的器件来选择，可以作为器件的栅极同时在反熔丝结构作为上电极，这样，工艺集成度更高，且工艺更为简单。当然，第一区域和第二区域的栅极也可以选择不同的栅材料分别来形成。

在本实施例中，更优地，第一区域和第二区域的栅极可以选择相同的结构和材料来分别形成。具体的，首先，在栅介质层130上分别在第一区域和第二区域上形成金属栅极1401，如图6所示，金属栅极1401可以为单层或多层结构，如包括金属功函数调节层等，所述金属栅极的材料为Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x或TaC_x或他们的组合；而后，在分别在第一区域和第二区域金属栅极1402上形成多晶硅层1402。第二区域的栅极的厚度可以大于第一区域的栅极的厚度，以使得反熔丝结构能够承受更高的编程电压。

在该优选的实施例中，具有高k介质材料的介质层以及金属栅极的上电极的反熔丝结构，与高k/金属栅的鳍式场效应晶体管具有很好的工艺兼容性，同时，在编程时，多晶硅层加载高电压，在合适的电压条件下，高k栅介质材料的栅介质层击穿的同时，金属栅极也可以一同被击穿，可以进一步提高击穿性能。

而后，进行图案化，在第一区域和第二区域分别形成栅极和栅介质层。在图案化时，可以通过刻蚀图案，使得一条栅极连接多条鳍，形成具有多栅结构的结构，如三栅结构，多条鳍通过栅极连接起来，可以增大驱动电流，提高器件的性能。

之后，可以进行掺杂工艺，在第一区域栅极两侧的鳍中形成掺杂区，在第二区域的鳍中形成源漏区。接着，在第一区域的掺杂区和第二区域的源漏区上形成接触，并通过之后形成的金属连线层实现二者的电连接。以便于实 现编程或获取编程后的导通电流。

通过在第二区域上的形成的场效应晶体管，可以作为反熔丝结构的选择器件，便于上述反熔丝结构的编程以及电流的读取，该选择器件可以为与反熔丝结构基本相同的鳍式场效应晶体管，选择器件的源漏区与反熔丝结构掺杂区上的接触电连接，可以通过接触之上的金属连线层实现二者的电连接。这样，在编程或读取电流时，先选通选择器件，选择器件源漏电流流向反熔丝结构的源漏，熔丝结构的上电极施加电压后，实现熔丝结构的击穿或导通，从而，实现编程或获取编程后的导通电流。至此，形成了本发明实施例的反熔丝结构。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。