具有多个间隔件的栅极结构及其制造方法与流程

本发明实施例涉及具有多个间隔件的栅极结构及其制造方法。

背景技术：

半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。

然而，虽然现有的半导体制造工艺通常已经满足于它们的预期目的，但是随着器件按比例缩小的继续，它们并非在各个方面都尽如人意。

技术实现要素：

根据本发明的一些实施例，提供了一种半导体结构，包括：衬底；浮置栅极结构，形成在所述衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁的下部上方；以及上部间隔件，形成在所述控制栅极结构的侧壁的上部上方，其中，所述控制栅极结构的一部分与所述上部间隔件直接接触。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：浮置栅极结构，形成在衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁上方；第二间隔件，形成在所述浮置栅极结构的侧壁上方；下部间隔件，形成在所述第二间隔件上方；以及上部间隔件，形成在所述第一间隔件上方并且延伸至所述控制栅极结构上方，其中，所述上部间隔件与所述控制栅极结构直接接触。

根据本发明的又一些实施例，还提供了一种用于形成半导体结构的方法，包括：在衬底上方形成浮置栅极结构；在所述浮置栅极结构上方形成介电结构；在所述介电结构上方形成控制栅极结构；在所述浮置栅极结构的第一侧处形成字线结构；在所述浮置栅极结构的第二侧处形成擦除栅极结构；在邻近所述浮置栅极结构的第二侧处的所述擦除栅极结构中形成沟槽；在所述沟槽的侧壁的下部处形成下部间隔件；以及在所述下部间隔件上方并且在所述沟槽的侧壁的上部处形成上部间隔件。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。

图1A至图1P是根据一些实施例的形成半导体结构的各个阶段的截面图示。

图2是根据一些实施例的在图1P中示出的半导体结构的布局图示。

图3是根据一些实施例的沿着图2中示出的线B-B’所示出的半导体结构的截面图示。

图4A至图4B是根据一些实施例的形成半导体结构的各个阶段的截面图示。

具体实施例

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述多个实施例 和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。

提供了半导体结构及其制造方法的实施例。半导体结构包括浮置栅极结构，以及形成在浮置栅极结构上方的控制栅极结构。虽然间隔件形成在浮置栅极结构和控制栅极结构的侧壁上，但是可以在连续的工艺期间去除间隔件的一些部分。因此，形成额外的间隔件以保护浮置栅极结构和控制栅极结构，从而防止电泄漏。

图1A至图1P是根据一些实施例的形成半导体结构100的各个阶段的截面图示。如图1A所示，根据一些实施例，接收衬底102。衬底102可以是半导体晶圆，诸如硅晶圆。可选地或额外地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是，但不限于，晶体硅，多晶硅，非晶硅，锗，和/或金刚石。化合物半导体材料的实例可以是，但不限于，碳化硅，砷化镓，磷化镓，磷化铟，砷化铟，和/或锑化铟。合金半导体材料的实例可以是，但不限于，SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP。

此外，衬底102可以包括诸如掺杂区、层间介电(ILD)层、导电部件和/或隔离结构的结构。此外，衬底102可以进一步包括将被图案化的单个或多个材料层。例如，材料层可以包括硅层、介电层和/或掺杂的多晶硅层。

根据一些实施例，在衬底102上方形成介电层104。在一些实施例中，介电层104由高k介电材料制成，高k介电材料诸如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐或者金属的氮氧化物。高k介电材料的实例包括，但不限于，氧化铪(HfO₂)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆、氧化钛、氧化铝、和二氧化 铪-氧化铝(HfO₂-Al₂O₃)合金。在一些实施例中，通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、或诸如炉沉积的热处理来形成介电层104。

如图1A所示，根据一些实施例，在介电层104上方形成浮置栅极层106。在一些实施例中，浮置栅极层106由多晶硅制成。可以由沉积工艺形成浮置栅极层106。在一些实施例中，通过炉沉积、CVD、PVD、ALD、HDPCVD、MOCVD或PECVD来沉积浮置栅极层106。

如图1B所示，根据一些实施例，在形成浮置栅极层106之后，在浮置栅极层106上方形成介电层108。在一些实施例中，介电层108包括多个层，诸如氧化物层、在氧化物层上方形成的氮化物层以及在氮化物层上方形成的另一层氧化物层。可以通过CVD形成介电层108，但是其他可应用的沉积工艺可以可选地或额外地使用。

接下来，如图1B所示，根据一些实施例，在介电层108上方形成控制栅极层110。在一些实施例中，控制栅极层110是由多晶硅制成的。可以由沉积工艺形成控制栅极层110。在一些实施例中，通过炉沉积、CVD、PVD、ALD、HDPCVD、MOCVD或PECVD来沉积控制栅极层110。

如图1B所示，根据一些实施例，在形成控制栅极层110之后，在控制栅极层110上方形成覆盖层112。在一些实施例中，覆盖层112包括氮化物层114和在氮化物层上方形成的氧化物层116。可以通过CVD形成覆盖层112，但是其他可应用的沉积工艺可以可选地或额外地使用。

之后，如图1C所示，根据一些实施例，图案化覆盖层112、控制栅极层110、和介电层108以形成控制栅极结构110’、形成在控制栅极结构110’上方的覆盖结构112’和形成在控制栅极结构110’下方的介电结构108’。在一些实施例中，覆盖结构112’包括氮化物层114’和氧化物层116’。在一些实施例中，控制栅极结构110’具有在从约150nm至约200nm的范围内的宽度W₁。在一些实施例中，控制栅极结构在不同的部分具有不同的宽度。例如，控制栅结构的设计为紧邻接触件的部分可以具有比其他部分更大的宽度(例如，宽度W₁)。

在一些实施例中，如图1C所示，根据一些实施例，在形成控制栅极结构110’之后，穿过控制栅极结构110’蚀刻浮置栅极层106以形成部分118。如图1C所示，根据一些实施例，部分118的宽度基本上等于控制栅极结构110’的宽度W₁。

接下来，如图1D所示，根据一些实施例，在覆盖结构112’、控制栅极结构110’、介电结构108和部分118的侧壁上形成第一间隔件120。此外，第一间隔件120形成在浮置栅极层106的顶面上方。在一些实施例中，第一间隔件120包括氧化物层122和在氧化物层122上方形成的氮化物层123。如图1D所示，第一间隔件120形成在控制栅极结构110’的侧壁上以及浮置栅极层106的顶面上。

如图1E所示，根据一些实施例，在形成第一间隔件120之后，图案化浮置栅极层106和介电层104。具体而言，当蚀刻浮置栅极层106时，将覆盖结构112’和第一间隔件120用作掩模，从而形成浮置栅极结构106’。如图1E所示，根据一些实施例，浮置栅极结构106’包括部分118和底部122。如前所述，部分118也具有宽度W₁，宽度W₁基本上等于控制栅极结构110’的宽度。此外，浮置栅极结构106’的底部122具有基本上等于第一间隔件120和控制栅极结构110’的宽度之和的宽度W₂。

此外，根据一些实施例，也图案化介电层104以形成介电结构104’，并且介电结构104’的宽度基本上等于浮置栅极结构106’的底部122的宽度W₂。

接下来，如图1F所示，根据一些实施例，在第一间隔件120上方以及在浮置栅极结构106’的侧壁上方形成第二间隔件124。在一些实施例中，第二间隔件124是由氧化物制成的。可以通过实施沉积工艺和蚀刻工艺来形成第二间隔件124。如图1F所示，第二间隔件124的上部与第一间隔件120重叠，并且第二间隔件124进一步延伸到浮置栅极结构106’的侧壁上。

如图1G所示，根据一些实施例，在形成第二间隔件124之后，在衬底102中并且邻近第二间隔件124形成共用源极区126。具体而言，共用源极区126形成在两个邻近的浮置栅极结构106’之间，从而使得共用源极区126可以被两个浮置栅极结构106’使用。在一些实施例中，在共用源极区126 上方形成氧化物128。

如图1H所示，根据一些实施例，在两个邻近的浮置栅极结构106’之间形成共用源极区126之后，形成字线结构130和擦除栅极结构132。具体地说，在共用源极区126上方的两个邻近的浮置栅极结构106’之间形成擦除栅极结构132。此外，在浮置栅极结构106’的与擦除栅极结构132相对的一侧处形成字线结构130。

在一些实施例中，在字线结构130下方形成介电层134。在一些实施例中，介电层134是氧化物层。在形成字线结构130之前，可以通过氧化衬底102来形成介电层134。

如图1I所示，根据一些实施例，在形成字线结构130和擦除栅极结构132之后，在衬底102上方形成光刻胶结构136。如图1I所示，根据一些实施例，光刻胶结构136具有开口138，开口138暴露出部分擦除栅极结构132和部分覆盖结构112’。

如图1I所示，覆盖结构112’具有基本等于控制栅极结构110’的宽度W₁的宽度，并且覆盖结构112’的被光刻胶结构136中的开口138暴露的部分具有宽度W₃。在一些实施例中，整个覆盖结构112’的宽度W₁与覆盖结构112’的暴露部分的宽度W₃的比率在从约2:1到约2.5:1的范围内。宽度W₁比宽度W₃应足够大以确保被光刻胶结构136的开口138暴露的擦除栅极结构132的部分可以被完全去除(详情将稍后介绍)。

如图1J所示，根据一些实施例，在形成光刻胶结构136之后，实施蚀刻工艺140。通过实施蚀刻工艺140，去除被光刻胶结构136的开口138暴露的擦除栅极结构132的部分。此外，根据一些实施例，在蚀刻工艺140期间，也去除覆盖结构112’、第一间隔件120和第二间隔件124的部分。

如图1J所示，根据一些实施例，在蚀刻工艺140期间，蚀刻覆盖结构112’的部分以形成蚀刻的覆盖结构112”，蚀刻第二间隔件124的上部以形成蚀刻的第二间隔件124”，并且蚀刻第一间隔件120的上部以形成蚀刻的第一间隔件120”。此外，由于去除了形成在控制栅极结构110’上方的覆盖结构112’的一些部分和形成在控制栅极结构110’的侧壁上的第一间隔件120和第二间隔件124的一些部分，因此控制栅极结构110’的部分可以在 蚀刻工艺140期间暴露。因此，根据一些实施例，在蚀刻工艺140期间，也去除控制栅极结构110’的一部分以形成蚀刻的控制栅极结构110”。

具体而言，如图1J所示，蚀刻的覆盖结构112”位于蚀刻的控制栅极结构110”上方，并且蚀刻的第一间隔件120”覆盖蚀刻的控制栅极结构110”的侧壁的下部。蚀刻的第二间隔件124”覆盖浮置栅极结构106”的侧壁。在一些实施例中，蚀刻的间隔件124”进一步延伸至蚀刻的第一间隔件120”上。如图1J所示，在实施蚀刻工艺140之后，蚀刻的控制栅极结构110”的部分暴露。因此，蚀刻的控制栅极结构110”可以在随后的工艺中需要保护，或者短路的风险可能增大(详情将稍后说明)。

在一些实施例中，蚀刻工艺140是湿蚀刻工艺。如图1K所示，根据一些实施例，在实施蚀刻工艺140之后，去除光刻胶结构136，并且在共用源极区126上方的两个邻近的浮置栅极结构106’之间(或相邻的两个控制栅极结构110’之间)的擦除栅极结构132中形成沟槽142。应该指出的是，只有擦除栅极结构132的被开口138暴露的部分通过实施蚀刻工艺140去除，擦除栅极结构132的在蚀刻工艺140期间被光刻胶结构136覆盖的其他部分没有被去除，虽然这在图1K中没有示出。也就是说，通过去除擦除栅极结构132的被开口138暴露的部分，在擦除栅极结构132中形成沟槽142。

如图1K所示，根据一些实施例，在形成沟槽142之后，在沟槽142的侧壁的下部上形成下部间隔件144。在一些实施例中，在蚀刻的第二间隔件124”上方形成下部间隔件144。在一些实施例中，下部间隔件144形成在蚀刻的第二间隔件124”上方并且延伸至蚀刻的第一间隔件120”的下部上。在一些实施例中，下部间隔件144包括氧化物层146和在氧化物层146上方形成的氮化物层148。

此外，如图1K所示，根据一些实施例，在字线结构130的侧壁上形成第三间隔件150。在一些实施例中，第三间隔件150包括氧化物层152和在氧化物层152上方形成的氮化物层154。在一些实施例中，在相同的沉积工艺和图案化工艺中形成下部间隔件144和第三间隔件150。

之后，如图1L所示，根据一些实施例，在下部间隔件144上方形成上 部间隔件152。在一些实施例中，在沟槽142的侧壁的上部上形成上部间隔件152。在一些实施例中，在下部间隔件144的顶部上方形成上部间隔件152。在一些实施例中，上部间隔件152形成在蚀刻的第一间隔件120”的上部上方并且延伸至蚀刻的覆盖结构112”的侧壁上。此外，上部间隔件152也延伸在蚀刻的控制栅极结构110”的侧壁的部分上方，蚀刻的控制栅极结构110”的侧壁的部分在实施蚀刻工艺140之后暴露。如图1L所示，根据一些实施例，上部间隔件152与蚀刻的控制栅极结构110”直接接触。因此，蚀刻的控制栅极结构110”的暴露部分被上部间隔件152保护。在一些实施例中，上部间隔件152包括氧化物层154和形成在氧化物层154上方的氮化物层156。

此外，如图1L所示，根据一些实施例，在第三间隔件150上方形成第四间隔件158。在一些实施例中，第四间隔件158包括氧化物层160和在氧化物层上方形成的氮化物层162。在一些实施例中，在相同的沉积工艺和图案化工艺中形成上部间隔件152和第四间隔件158。

如图1M所示，根据一些实施例，在形成下部间隔件144和上部间隔件152以保护蚀刻的控制栅极结构110”之后，在字线结构130上方形成硅化物层164。可以通过在字线结构130上方形成金属层，使字线结构130与金属层反应以形成硅化物层164，和去除未反应的金属层来形成硅化物层164。如上所述，由于下部间隔件144和上部间隔件152形成在沟槽142的侧壁上以保护蚀刻的控制栅极结构110”，所以在用于形成硅化物层164的工艺期间，将不暴露控制栅极结构110”，并且因此，硅化物层将不会形成在蚀刻的控制栅极结构110”上。

接下来，如图1N所示，根据一些实施例，在邻近第四间隔件158的衬底102中形成漏极区166。如图1N所示，漏极区166形成在字线结构130的与浮置栅极结构106’相对的一侧处。

如图1O所示，根据一些实施例，在形成漏极区166之后，接触蚀刻停止层168形成在衬底102上方和共形地覆盖在衬底102上方形成的结构。在一些实施例中，接触蚀刻停止层168是由氮化硅，氮氧化硅，和/或其他适用的材料制成的。可以通过等离子体增强CVD、低压CVD、ALD、或其 他适用的工艺形成接触蚀刻停止层168。

根据一些实施例，在形成接触蚀刻停止层138之后，在衬底102上方的接触蚀刻停止层138上形成层间介电层170。层间介电层170可以包括由多种介电材料制成的多层，介电材料诸如氧化硅、氮化硅、氮氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、和/或其他适用的低k介电材料。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂、或其他适用的工艺形成层间介电层170。

接下来，如图1P所示，根据一些实施例，形成穿过层间介电层170以与共用源极区126连接的接触件172。在一些实施例中，接触件172包括诸如W、Cu、Ta、Ti、TaN、或TiN的导电材料。接触件172也可以包括形成在侧壁上的阻挡层(未显示)，并且阻挡层可以由TaN、TiN或CoW制成。

图2是根据一些实施例的在图1P中所示的半导体结构100的布局图示。如前面所述，半导体结构100包括浮置栅极结构106’(未在图2中示出)，控制栅极结构110’，字线结构130，和擦除栅极结构132。控制栅极结构110’形成在浮置栅极结构106’上方。此外，每个控制栅极结构110’具有形成在一侧处的一个字线结构130和形成在另一侧处的擦除栅极结构132。

此外，如前面所述，去除擦除栅极结构132的一些部分以在共用源极区126上方形成接触件172。根据一些实施例，在图1P中示出的半导体结构100的截面图示可以是在图2中示出的沿着线A-A’示出的截面图示。如图2所示，去除擦除栅极结构132的部分，并且在去除部分原来所处的区域中形成接触件172。此外，根据一些实施例，在用于去除擦除栅极结构132的所述部分的工艺期间(例如，蚀刻工艺140)，也去除控制栅极结构110’的一些部分以形成蚀刻的控制栅极结构110”。

在一些实施例中，在实施蚀刻工艺140之前，控制栅极结构110’的被设计为处于邻近之后将形成的接触件72的位置处的部分可以具有比其他部分更大的宽度。因此，如图2所示，根据一些实施例，在蚀刻工艺140之后的，蚀刻控制栅结构110”可以仍然具有足够的宽度。

图3是根据一些实施例的沿着图2中示出的线B-B’所示的半导体结构 100的截面图示。如前所述，虽然擦除栅极结构132未在图1P中示出，但是应当指出的是，仅去除擦除栅极结构132的一部分以形成接触件72。如图3中所示，擦除栅极结构132仍然位于两个邻近的控制栅结构110’之间(以及位于半导体结构100的其他部分中的两个邻近的浮置栅极结构106’之间)。

如图1A至图1P和图3所示和前面所述，介电结构108’形成在浮置栅极结构106’上方，和控制栅极结构110’形成在介电结构108’上方。此外，覆盖结构112’形成在控制栅极结构110’上方。第一间隔件120形成在控制栅极结构110’的侧壁处，和第二间隔件124形成在第一间隔件120和浮置栅极结构106的侧壁上方。

接下来，邻近浮置栅极结构106’形成共用源极区126。在浮置栅极结构106’和控制栅结构110’的第一侧处形成字线结构130，并且在浮置栅极结构106’和控制栅结构110’的第二侧处形成擦除栅极结构132。在一些实施例中，在共用源极区126上方形成擦除栅极结构132。

在形成擦除栅极结构132之后，在邻近浮置栅极结构106’和控制栅结构110’的第二侧的擦除栅极结构132中形成沟槽142。在一些实施例中，通过实施蚀刻工艺140形成沟槽142。在蚀刻工艺140期间，去除覆盖结构112’、第一间隔件120、第二间隔件124、和控制栅结构110’的一些部分以形成蚀刻的覆盖结构112”、蚀刻的第一间隔件120”、蚀刻的第二间隔件124”、和蚀刻的控制栅结构110”。

接下来，在沟槽142的侧壁的下部处形成下部间隔件144，并且在沟槽142的侧壁的上部处形成上部间隔件152。如图1P所示，下部间隔件144(和上部间隔件152)和字线结构130位于浮置栅极结构106’的相对两侧处。

如图1P中所示，下部间隔件144形成在蚀刻的第二间隔件124”上方并且延伸至蚀刻的第一间隔件120”上。因此，根据一些实施例，下部间隔件144设置在蚀刻的第二间隔件124”上方以及蚀刻的第一间隔件120”的下部上方。在一些实施例中，下部间隔件144邻近形成于衬底102中的共用源极区126。

如图1P所示，上部间隔件152形成在蚀刻的第一间隔件120”上方并且延伸到蚀刻的控制栅极结构110”上。因此，蚀刻的第一间隔件120”设置在蚀刻的控制栅极结构110”的侧部的下部上方，并且上部间隔件152设置在蚀刻的控制栅极结构110”的侧壁的上部上方。在一些实施例中，上部间隔件152的部分与蚀刻的第一间隔件120”重叠。在一些实施例中，蚀刻的控制栅极结构110”的部分与上部间隔件152直接接触。在一些实施例中，上部间隔件152进一步延伸至蚀刻的覆盖结构112”的侧壁上。

之后，用层间介电层170填充沟槽142并且穿过位于共用源极区126上方的层间介电层170形成接触件172。

图4A至图4B是根据一些实施例的形成半导体结构200的各个阶段的截面图示。半导体结构200基本上与上述的半导体结构100相同或类似，除了去除了浮置栅极结构106’的部分。用于形成半导体结构200的材料和工艺与前述用于形成半导体结构100并且在图1A至图3所示的那些相同或类似，并且本文中可以不再重复。

具体来说，实施在图1A至图1I中示出并且在上文中描述的工艺。之后，穿过光刻胶结构136的开口138实施蚀刻工艺240以去除擦除栅极结构132的被开口138暴露的部分(未在图4A中示出，参考图1I)。此外，如图4A所示，根据一些实施例，在蚀刻工艺240期间，也去除覆盖结构112’、第一间隔件120、第二间隔件124和控制栅极结构110’的部分(如图1所示)以形成蚀刻的覆盖结构112”、蚀刻的第一间隔件120”、蚀刻的第二间隔件124”和蚀刻的控制栅极结构110”。

此外，由于去除了形成在浮置栅极结构106’的侧壁上的第二间隔件124的一些部分，所以在蚀刻工艺240期间，浮置栅极结构106’的部分可以暴露。因此，根据一些实施例，在实施蚀刻工艺240之后，浮置栅极结构106’的部分也被去除以形成蚀刻的浮置栅极结构106”。在一些实施例中，蚀刻工艺240是湿蚀刻工艺。

如图4B所示，根据一些实施例，在实施蚀刻工艺240之后，去除光刻胶结构136，并且形成下部间隔件144、第三间隔件150、上部间隔件152、第四间隔件158、漏极区166、接触蚀刻停止层168、层间介电层170和接 触件172。

如图4B所示，虽然蚀刻的第二间隔件124”没有完全覆盖蚀刻的浮置栅极结构106”的侧壁，但是蚀刻的浮置栅极结构106”受到之后形成的下部间隔件144保护。因此，可以防止短路的风险。在一些实施例中，下部间隔件144与蚀刻的浮置栅极结构106”直接接触。如图4B所示，根据一些实施例，蚀刻的第二间隔件124”形成在蚀刻的浮置栅极结构106”的侧壁的下部上并且与蚀刻的浮置栅极结构106”的侧壁的下部直接接触，并且下部间隔件144形成在蚀刻的浮置栅极结构106”的上部上并且与蚀刻的浮置栅极结构106”的上部直接接触。

如前文所述，在蚀刻工艺240期间，去除浮置栅极结构106’的部分，并且因此形成蚀刻的浮置栅极结构106”。在连续的工艺中，下部间隔件144形成在蚀刻的第二间隔件124”上方并且延伸至暴露的蚀刻的浮置栅极结构106”侧壁上以保护蚀刻的浮置栅极结构106”。因此，根据一些实施例，下部间隔件144的部分与蚀刻的浮置栅极结构106”直接接触。

一般而言，在形成栅极结构之后，在连续工艺中形成间隔件以保护栅极结构。例如，在控制栅极结构110’和浮置栅极结构106’的侧壁上方形成第一间隔件120和第二间隔件124。然而，当通过蚀刻工艺140去除擦除栅剂结构132的部分以在区域中形成接触件172时，也可以通过蚀刻工艺140去除第一间隔件120和第二间隔件124的部分。因此，在蚀刻工艺140期间，也可以蚀刻并且暴露控制栅极结构110’和/或浮置栅极结构106’的一些部分。

因此，在本发明的一些实施例中，分别在沟槽142的侧壁的下部和上部上方形成下部间隔件144和上部间隔件152以作为控制栅极结构和浮置栅极结构(例如，蚀刻的控制栅结构110”和/或蚀刻的浮置栅极结构106”)的保护件。结果，在连续的工艺中，诸如用于形成硅化物层164的工艺中，控制栅极结构和浮置栅极结构将不会暴露于该工艺和/或被该工艺破坏。因此，短路或电子泄漏的风险可以降低。因此，制造具有多个间隔件的半导体结构(诸如半导体结构100和200)的产量可以提高。

提供了半导体结构及其制造方法的实施例。半导体结构包括浮置栅极 结构，形成在浮置栅极结构上方的介电结构，以及形成在介电结构上方的控制栅极结构。第一间隔件形成在控制栅极结构的侧壁的下部上方，和上部间隔件形成在控制栅极结构的侧壁的上部上方。第一间隔件和上部间隔件可以被看作是控制栅极结构的保护件以防止半导体结构的电子泄漏。因此，可以提高形成的半导体结构的产量。

在一些实施例中，提供了半导体结构。半导体结构包括衬底和形成在衬底上方的浮置栅极结构。半导体结构还包括形成在浮置栅极结构上方的介电结构和形成在介电结构上方的控制栅极结构。半导体结构还包括形成在控制栅极结构的侧壁的下部上方的第一间隔件以及形成在控制栅极结构的侧壁的上部上方的上部间隔件。此外，控制栅极结构的一部分与上部间隔件直接接触。

在一些实施例中，提供了半导体结构。半导体结构包括形成在衬底上方的浮置栅极结构和形成在浮置栅极结构上方的介电结构。半导体结构还包括形成在介电结构上方的控制栅极结构和形成在控制栅极结构的侧壁上方的第一间隔件。半导体结构还包括形成在浮置栅极结构的侧壁上方的第二间隔件和形成在第二间隔件上方的下部间隔件。半导体结构还包括形成在第一间隔件上方并且延伸至控制栅极结构上方的上部间隔件。此外，上部间隔件与控制栅极结构直接接触。

在一些实施例中，提供了一种用于形成半导体结构的方法。用于形成半导体结构的方法包括在衬底上方形成浮置栅极结构和在浮置栅极结构上方形成介电结构。用于形成半导体结构的方法还包括在介电结构上方形成控制栅极结构和在浮置栅极结构的第一侧处形成字线结构。用于制造半导体结构的方法还包括在浮置栅极结构的第二侧处形成擦除栅极结构和在邻近浮置栅极结构的第二侧处的擦除栅极结构中形成沟槽。用于制造半导体结构的方法还包括在沟槽的侧壁的下部处形成下部间隔件以及在下部间隔件上方并且在沟槽的侧壁的上部处形成上部间隔件。

根据本发明的一些实施例，提供了一种半导体结构，包括：衬底；浮置栅极结构，形成在所述衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所 述控制栅极结构的侧壁的下部上方；以及上部间隔件，形成在所述控制栅极结构的侧壁的上部上方，其中，所述控制栅极结构的一部分与所述上部间隔件直接接触。

在上述半导体结构中，所述上部间隔件的一部分与所述第一间隔件重叠。

在上述半导体结构中，还包括：第二间隔件，形成在所述第一间隔件上方以及所述浮置栅极结构的侧壁上方。

在上述半导体结构中，还包括：下部间隔件，形成在所述第二间隔件上方以及所述第一间隔件的下部上方。

在上述半导体结构中，所述下部间隔件的一部分与所述浮置栅极结构直接接触。

在上述半导体结构中，还包括：共用源极区，形成为邻近所述衬底中的所述下部间隔件；以及接触件，形成在所述共用源极区上方。

在上述半导体结构中，还包括：字线结构，形成在所述浮置栅极结构的与所述接触件相对的一侧处。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：浮置栅极结构，形成在衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁上方；第二间隔件，形成在所述浮置栅极结构的侧壁上方；下部间隔件，形成在所述第二间隔件上方；以及上部间隔件，形成在所述第一间隔件上方并且延伸至所述控制栅极结构上方，其中，所述上部间隔件与所述控制栅极结构直接接触。

在上述半导体结构中，所述下部间隔件与所述浮置栅极结构直接接触。

在上述半导体结构中，还包括：共用源极区，形成为邻近所述衬底中的所述下部间隔件；以及接触件，形成在所述共用源极区上方。

在上述半导体结构中，还包括：覆盖结构，形成在所述控制栅极结构上方，其中，所述上部间隔件进一步延伸至所述覆盖结构的侧壁上。

在上述半导体结构中，还包括：字线结构，形成在所述衬底上方，其中，所述字线结构和所述下部间隔件位于所述浮置栅极结构的相对两侧处。

根据本发明的又一些实施例，还提供了一种用于形成半导体结构的方法，包括：在衬底上方形成浮置栅极结构；在所述浮置栅极结构上方形成介电结构；在所述介电结构上方形成控制栅极结构；在所述浮置栅极结构的第一侧处形成字线结构；在所述浮置栅极结构的第二侧处形成擦除栅极结构；在邻近所述浮置栅极结构的第二侧处的所述擦除栅极结构中形成沟槽；在所述沟槽的侧壁的下部处形成下部间隔件；以及在所述下部间隔件上方并且在所述沟槽的侧壁的上部处形成上部间隔件。

在上述用于形成半导体结构的方法中，还包括：在形成所述擦除栅极结构之前，邻近所述浮置栅极结构形成共用源极区，从而使得所述擦除栅极结构形成在所述共用源极区上方。

在上述用于形成半导体结构的方法中，还包括：以层间介电层填充所述沟槽；以及在所述共用源极区上方形成穿过所述层间介电层的接触件。

在上述用于形成半导体结构的方法中，通过实施蚀刻工艺在所述擦除栅极结构中形成所述沟槽。

在上述用于形成半导体结构的方法中，在所述蚀刻工艺期间，去除所述控制栅极结构的一部分。

在上述用于形成半导体结构的方法中，在所述蚀刻工艺期间，去除所述浮置栅极结构的一部分。

在上述用于形成半导体结构的方法中，所述上部间隔件与所述控制栅极结构直接接触。

在上述用于形成半导体结构的方法中，所述下部间隔件与所述浮置栅极结构直接接触。

上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解、他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优点的其他处理和结构。本领域技术人员也应该意识到、这种等效构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下、可以进行多种变化、替换以及改变。