具有串扰改善的CMOS图像传感器结构的制作方法

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。

背景技术：

半导体图像传感器用于感测光。通常，半导体图像传感器包括互补金属氧化物半导体(CMOS)图像传感器(CIS)和电荷耦合器件(CCD)传感器，该半导体图像传感器广泛用于各种应用中，诸如数字静物摄影机(DSC)、手机摄像头、数字视频(DV)和数字视频录像机(DVR)应用。这些半导体图像传感器利用图像传感器元件的阵列以吸收光并且将感测的光转换成数字数据或电信号，每个图像传感器元件均包括光电二极管和其他元件。

前照式(FSI)CMOS图像传感器和背照式(BSI)CMOS图像传感器是两种类型的CMOS图像传感器。FSI CMOS图像传感器可用于检测从其前侧投射的光，而BSI CMOS图像传感器可用于检测从其背侧投射的光。BSI CMOS图像传感器可以缩短光学路径并且增大填充因子以提高单位面积的光强度以及量子效率，并且可以降低串扰和光响应不均匀性。因此，可以显著提高CMOS图像传感器的图像质量。此外，BSI CMOS图像传感器具有较高的主射线角度，这允许实施更短的透镜高度，从而实现更薄的相机模块。因此，BSI CMOS图像传感器技术正在变成主流技术。

然而，传统的BSI CMOS图像传感器和制造BSI CMOS图像传感器的方法不能在每一方面都完全满足要求。

技术实现要素：

根据本发明的一方面，提供了一种半导体器件，包括：衬底；器件层， 设置在所述衬底上，其中，多个沟槽形成在所述器件层和所述衬底中；抗反射涂层，共形地覆盖所述器件层、所述衬底和所述沟槽；多个反射结构，在所述沟槽中分别设置在所述抗反射涂层上；复合栅格结构，位于所述抗反射涂层和所述反射结构上方，其中，所述复合栅格结构包括穿过所述复合栅格结构的多个空腔，并且所述复合栅格结构包括顺序堆叠在所述反射结构上的金属栅格层和介电栅格层；钝化层，共形地覆盖所述复合栅格结构；以及多个滤光镜，分别填充所述空腔。

根据本发明的另一方面，提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上形成器件层；形成从所述器件层延伸至所述衬底的多个沟槽；形成共形地覆盖所述器件层、所述衬底和所述沟槽的抗反射涂层；在所述沟槽中的抗反射涂层上分别形成多个反射结构；在所述抗反射涂层和所述反射结构上方形成复合结构，其中，执行形成所述复合结构的操作以顺序形成堆叠在所述抗反射涂层和所述反射结构上的金属层和介电层；在所述复合结构中形成多个空腔并且所述多个空腔穿过所述复合结构，从而形成复合栅格结构；形成共形地覆盖所述复合栅格结构的钝化层；以及形成分别填充所述空腔的多个滤光镜。

根据本发明的又一方面，提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上形成器件层；形成从所述器件层延伸至所述衬底的多个沟槽；形成共形地覆盖所述器件层、所述衬底和所述沟槽的抗反射涂层；在所述抗反射涂层上形成复合结构，其中，形成所述复合结构的操作包括：形成填充所述沟槽并且设置在所述抗反射涂层上的金属层，以及形成堆叠在所述金属层上的介电层；在所述复合结构中形成多个空腔并且所述多个空腔穿过所述复合结构，从而形成复合栅格结构，其中，执行形成所述复合栅格结构的操作以形成覆盖所述沟槽的复合栅格结构；形成共形地覆盖所述复合栅格结构的钝化层；以及形成分别填充所述空腔的多个滤光镜。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明 的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据各个实施例的半导体器件的示意性截面图。

图2是根据各个实施例的半导体器件的示意性截面图。

图3A至图3J是根据各个实施例的示出了用于制造半导体器件的方法的中间阶段的示意性截面图。

图4是根据各个实施例的用于制造半导体器件的方法的流程图。

图5A至图5H是根据各个实施例的示出了用于制造半导体器件的方法的中间阶段的示意性截面图。

图6是根据各个实施例的用于制造半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。

本文中使用的术语仅用于描述具体实施例，其不用于限制附加的权利要求。例如，除非另有限制，否则单数形式的术语“一”、或“该”也可以表示复数形式。诸如“第一”和“第二”的术语用于描述各种器件、区域和层等，但是这样的术语仅用于区分一个器件与另一器件、一个区域与另一区域或者一层与另一层。因此，在不背离要求保护的主题的精神的情况下，第一区域也可以被称为第二区域，并且其余情况由此类推。而且，本发明可以在各个实例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。如本文所使用的，术语“和/或”包括一个或多个所列举的相关联的项中的任何一项以及所有项的组合。

在典型的BSI CMOS图像传感器中，金属栅格设置在器件层上，并且需要钝化层覆盖金属栅格以使金属栅格与滤光镜分离，从而防止滤光镜侵蚀金属栅格。然后，滤光镜并排设置在钝化层的平坦的顶面上。然而，任两个邻近的滤光镜彼此重叠，因此导致串扰。另外，钝化层的存在增大了BSI CMOS图像传感器的厚度和BSI CMOS图像传感器的光学路径，并且钝化层不具有光隔离能力并且形成光学串扰路径，因此还使BSI CMOS图像传感器的光学串扰更加恶化。引入掩埋的滤光镜阵列(BCFA)结构，以减少BSI CMOS图像传感器的光学路径。然而，滤光镜覆盖钝化层和金属栅格，并且滤光镜的突出部分并排布置，因此导致串扰。

本发明的实施例涉及提供半导体器件和用于制造半导体器件的方法，其中，各个反射结构从器件层延伸至器件层下面的衬底；介电栅格层直接设置在金属栅格层上，以在反射结构上形成复合栅格结构；钝化层共形地覆盖复合栅格结构；以及滤光镜填充复合栅格结构的空腔，使得滤光镜比传统的BSI CMOS图像传感器的滤光镜更靠近器件层，由此减少从滤光镜至器件层的光学路径并且增强半导体器件的量子效率。此外，因为没有附加的层设置在金属栅格层与介电栅格层之间，并且反射结构穿过器件层，所以通过复合栅格结构和反射结构有效地阻挡光扩散至邻近的光电器件，由此增强了半导体器件的成像性能。

另外，可以通过使用一个单蚀刻工艺形成介电栅格层和金属栅格层，并且因此可以扩大工艺窗。此外，滤光镜的顶面升至与钝化层的顶部相同的高度处，使得滤光镜彼此不重叠，由此还减少了半导体器件的串扰效应并且增强了半导体器件的性能。因为滤光镜完全填充复合栅格结构的空腔，所以对于不同的滤光镜材料可以调整介电栅格层。

图1是根据各个实施例的半导体器件的示意性截面图。在一些实施例中，半导体器件100是CMOS图像传感器器件，其可以用于感测入射光101。半导体器件100具有前侧103和背侧105。在一些实例中，半导体器件100是BSI CMOS图像传感器器件，其用于感测从其背侧105投射的入射光101。

如图1所示，半导体器件100包括衬底102、器件层104、抗反射涂层106、各个反射结构108、复合栅格结构110、钝化层112以及诸如滤光镜 114a、114b和114c的各个滤光镜。衬底102是半导体衬底并且可以包括单晶半导体材料或化合物半导体材料。例如，硅、锗或玻璃可以用作衬底102的材料。

器件层104设置在衬底102上。在一些实例中，器件层104的材料包括硅。例如，器件层104的材料可以包括外延硅。再次参考图1，各个沟槽116形成在器件层104和衬底102中。每一个沟槽116都从器件层104的顶部延伸至衬底102。在一些实例中，每一个沟槽116都是深沟槽。沟槽116将器件层104划分为各个光电器件104a、104b和104c，其中沟槽116使光电器件104a、104b和104c彼此分离。在一些实例中，光电器件104a、104b和104c是光电二极管。

如图1所示，抗反射涂层106共形地覆盖器件层104、衬底102和沟槽116。抗反射涂层106配置为防止光扩散至邻近的光电器件104a、104b和104c。例如，抗反射涂层106可以由氧化硅形成。

反射结构108设置在抗反射涂层106上并且分别填充沟槽116。反射结构108可以由金属或介电材料形成。在一些示例性实例中，反射结构108由介电材料形成，并且每一个反射结构108都是深沟槽隔离(DTI)结构。例如，每一个反射结构108都可以具有在从大约0.1μm至大约2.5μm的范围内的高度。

在一些实例中，如图1所示，半导体器件100可以可选地包括缓冲层128。缓冲层128设置在抗反射涂层106和反射结构108上，并且位于抗反射涂层106与复合栅格结构110之间。缓冲层128可适用于增强复合栅格结构110与抗反射涂层106之间的粘合性。例如，缓冲层128可以由诸如二氧化硅的介电层形成。

复合栅格结构110设置在缓冲层128上，并且位于抗反射涂层106和反射结构108上方。如图1所示，复合栅格结构110对应地覆盖反射结构108。复合栅格结构110包括形成在复合栅格结构110中并且穿过复合栅格结构110的各个空腔130，使得空腔130可以暴露缓冲层128的多部分。在一些实例中，每一个空腔130都具有梯形形状的截面。在某些实例中，每一个空腔130都具有矩形形状的截面。可以周期性地布置空腔130。可 以根据半导体器件100的需要来修改空腔130之间的间距、每一个空腔130的深度、长度和宽度。

在一些实例中，复合栅格结构110包括金属栅格层118和介电栅格层120。金属栅格层118设置在缓冲层128上，并且介电栅格层120堆叠在金属栅格层118上。金属栅格层118和介电栅格层120顺序堆叠在反射结构108上。如图1所示，通过缓冲层128使金属栅格层118与反射结构108分离。空腔130顺序穿过介电栅格层120和金属栅格层118。在一些实例中，金属栅格层118由金属或金属合金形成，诸如钨或铝铜合金。金属栅格层118和反射结构108可以由相同的材料形成，或者可以由不同的材料形成。例如，金属栅格层118可以具有在从大约至大约的范围内的厚度132。在一些实例中，介电栅格层120由氧化硅、氮化硅或氮氧化硅形成。

再次参考图1，钝化层112共形地覆盖复合栅格结构110，使得钝化层112覆盖缓冲层128的被空腔130暴露的部分。钝化层112可适用于保护复合栅格结构110免于被滤光镜114a、114b和114c侵蚀。在一些实例中，钝化层112由氧化硅、氮化硅或氮氧化硅形成。

滤光镜114a、114b和114c设置在钝化层112上并且相应地填充复合栅格结构110的空腔130。可以顺序布置滤光镜114a、114b和114c。在一些示例性实例中，滤光镜114a、114b和114c包括红色滤光镜、蓝色滤光镜和绿色滤光镜。在一些实例中，如图1所示，滤光镜114a、114b和114c的顶面122a、122b和122c升至与钝化层112的顶部124相同的高度处。

在一些实例中，如图1所示，半导体器件100可以可选地包括各个微透镜126a、126b和126c。微透镜126a、126b和126c分别覆盖滤光镜114a、114b和114c的顶面122a、122b和122c。

介电栅格层120直接设置在金属栅格层118上以形成复合栅格结构110，并且滤光镜114a、114b和114c填充复合栅格结构110的空腔130，使得滤光镜114a、114b和114c比传统的半导体器件的滤光镜更靠近器件层104，由此导致从滤光镜114a、114b和114c至空腔130下面的器件层104的更短的光学路径，因此增强了半导体器件100的量子效率。此外， 没有附加的层设置在金属栅格层118与介电栅格层120之间，并且反射结构108穿过器件层104，使得通过复合栅格结构110和反射结构108有效地阻挡光扩散至邻近的光电器件104a、104b和104c，由此增强了半导体器件100的成像性能。此外，滤光镜114a、114b和114c的顶面122a、122b和122c升至与钝化层112的顶部124相同的高度处，使得可以通过复合栅格结构110和钝化层112有效地使滤光镜114a、114b和114c彼此分离，并且滤光镜114a、114b和114c彼此不重叠，由此还减少了半导体器件100的串扰效应并且增强了半导体器件100的性能。

图2是根据各个实施例的半导体器件的示意性截面图。在一些实施例中，半导体器件200是CMOS图像传感器器件，其可以用于感测入射光201。半导体器件200具有前侧203和背侧205。在一些实例中，半导体器件200是BSI CMOS图像传感器器件，其用于感测从其背侧205投射的入射光201。

如图2所示，半导体器件200包括衬底202、器件层204、抗反射涂层206、各个反射结构208、复合栅格结构210、钝化层212以及诸如滤光镜214a、214b和214c的各个滤光镜。衬底202是半导体衬底并且可以包括单晶半导体材料或化合物半导体材料。例如，硅、锗或玻璃可以用作衬底202的材料。

器件层204设置在衬底202上。在一些实例中，器件层204的材料包括硅，诸如外延硅。再次参考图2，各个沟槽216形成在器件层204和衬底202中。每一个沟槽216都从器件层204的顶部延伸至衬底202。在一些实例中，每一个沟槽216都是深沟槽。沟槽216将器件层204划分为各个光电器件204a、204b和204c，其中沟槽216使光电器件204a、204b和204c彼此分离。在一些实例中，光电器件204a、204b和204c是光电二极管。

如图2所示，抗反射涂层206共形地覆盖器件层204、衬底202和沟槽216。抗反射涂层206配置为防止光扩散至邻近的光电器件204a、204b和204c。例如，抗反射涂层206可以由氧化硅形成。

反射结构208设置在抗反射涂层206上并且分别填充沟槽216。反射结构208可以由金属或介电材料形成。在一些示例性实例中，反射结构208 由介电材料形成，并且每一个反射结构208都是深沟槽隔离结构。例如，每一个反射结构208都可以具有在从大约0.1μm至大约2.5μm的范围内的高度。

复合栅格结构210设置在抗反射涂层206和反射结构208上。如图2所示，复合栅格结构210对应地覆盖反射结构208。复合栅格结构210包括形成在复合栅格结构210中并且穿过复合栅格结构210的各个空腔228，使得空腔228可以暴露抗反射涂层206的一部分。在一些实例中，每一个空腔228都具有梯形形状的截面。在某些实例中，每一个空腔228都具有矩形形状的截面。可以周期性地布置空腔228。可以根据半导体器件200的需要来修改空腔228之间的间距、每一个空腔130的深度、长度和宽度。

在一些实例中，复合栅格结构210包括金属栅格层218和介电栅格层220。金属栅格结构218设置在抗反射涂层206和反射结构208上。在一些示例性实例中，同时形成并且集成金属栅格层218和反射结构208，使得金属栅格层218与反射结构208直接接触。金属栅格层218和反射结构208由相同的材料形成。介电栅格层220堆叠在金属栅格层218上。空腔228顺序穿过介电栅格层220和金属栅格层218。在一些实例中，金属栅格层218和反射结构208由金属或金属合金形成，诸如钨或铝铜合金。例如，金属栅格层218可以具有在大约至大约的范围内的厚度230。在一些实例中，介电栅格层220由氧化硅、氮化硅或氮氧化硅形成。

再次参考图2，钝化层212共形地覆盖复合栅格结构210，使得钝化层212覆盖抗反射涂层206的被空腔228暴露的部分。钝化层212可适用于保护复合栅格结构210免于被滤光镜214a、214b和214c侵蚀。在一些实例中，钝化层212由氧化硅、氮化硅或氮氧化硅形成。

滤光镜214a、214b和214c设置在钝化层212上并且相应地填充复合栅格结构210的空腔228。可以顺序布置滤光镜214a、214b和214c。在一些示例性实例中，滤光镜214a、214b和214c包括红色滤光镜、蓝色滤光镜和绿色滤光镜。在一些实例中，如图2所示，滤光镜214a、214b和214c的顶面222a、222b和222c升至与钝化层212的顶部224相同的高度处。

在一些实例中，如图2所示，半导体器件200可以可选地包括各个微 透镜226a、226b和226c。微透镜226a、226b和226c分别覆盖滤光镜214a、214b和214c的顶面222a、222b和222c。

介电栅格层220直接设置在金属栅格层218上以形成复合栅格结构210，并且滤光镜214a、214b和214c填充复合栅格结构210的空腔228，使得滤光镜214a、214b和214c比传统的半导体器件的滤光镜更靠近器件层204，由此导致从滤光镜214a、214b和214c至空腔228下面的器件层204的更短的光学路径，因此增强了半导体器件200的量子效率。另外，介电栅格层220直接堆叠在金属栅格层218上，并且反射结构208穿过器件层204，使得通过复合栅格结构210和反射结构208有效地阻挡光扩散至邻近的光电器件204a、204b和204c，由此增强了半导体器件200的成像性能。此外，滤光镜214a、214b和214c的顶面222a、222b和222c升至与钝化层212的顶部224相同的高度处，使得可以通过复合栅格结构210和钝化层212有效地使滤光镜214a、214b和214c彼此分离，并且滤光镜214a、214b和214c彼此不重叠，由此还减少了半导体器件200的串扰效应并且增强了半导体器件200的性能。

图3A至图3J是根据各个实施例的示出了用于制造半导体器件的方法的中间阶段的示意性截面图。如图3A所示，提供衬底300。衬底300是半导体衬底并且可以包括单晶半导体材料或化合物半导体材料。例如，硅、锗或玻璃可以用作衬底300的材料。

再次参考图3A，例如，通过使用沉积技术、外延技术或接合技术使器件层302形成在衬底300上。在一些实例中，形成器件层302的操作包括由硅形成器件层302。例如，器件层302可以由外延硅形成。

如图3B所示，各个沟槽304形成在器件层302和衬底300中。在一些实例中，执行形成沟槽304的操作以形成各个深沟槽。形成沟槽304的操作包括去除器件层302的一部分和衬底300的位于器件层302的部分下面的一部分，使得每一个沟槽304都从器件层302延伸至衬底300。在一些示例性实例中，通过使用光刻工艺和蚀刻工艺执行形成凹槽304的操作。例如，蚀刻工艺可以是干蚀刻工艺或湿蚀刻工艺。在形成沟槽304的操作之后，器件层302被划分为各个光电器件302a、302b和302c，其中沟槽 304使光电器件302a、302b和302c彼此分离。在一些实例中，光电器件302a、302b和302c是光电二极管。

如图3C所示，形成抗反射涂层306以共形地覆盖器件层302、衬底300和沟槽304。形成抗反射涂层306以覆盖光电器件302a、302b和302c。可以通过使用诸如化学汽相沉积(CVD)技术的沉积技术来执行形成抗反射涂层306的操作。抗反射涂层306可以由氧化硅形成。

如图3D所示，通过使用诸如化学汽相沉积技术、物理汽相沉积(PVD)技术或等离子体增强的化学汽相沉积(PECVD)技术的沉积技术在沟槽304中的抗反射涂层306上形成各个反射结构308。形成反射结构308的操作包括形成分别填充沟槽304的反射结构308。反射结构308可以由金属或介电材料形成。在一些示例性实例中，反射结构308由介电材料形成，并且每一个反射结构308都形成为深沟槽隔离结构。例如，每一个反射结构308都可以形成为具有在大约0.1μm至大约2.5μm的范围内的高度。

在一些实例中，如图3E所示，缓冲层310可以可选地形成在抗反射涂层306和反射结构308上并且覆盖该抗反射涂层和该反射结构。可以通过使用诸如化学汽相沉积技术的沉积技术执行形成缓冲层310的操作。例如，缓冲层310可以由诸如二氧化硅的介电层形成。

同时参考图3F和图3G，复合结构316形成在位于抗反射涂层306和反射结构308上方的缓冲层310上。在一些实例中，如图3F所示，形成复合结构316的操作包括形成金属层312以覆盖位于抗反射涂层306和反射结构308上方的缓冲层310。金属层312由金属或金属合金形成，诸如钨或铝铜合金。金属层312和反射结构308可以由相同的材料形成，或者可以由不同的材料形成。另外，通过使用不同的沉积工艺执行形成反射结构308的操作和形成金属层312的操作。例如，可以通过使用化学汽相沉积技术或物理汽相沉积技术来形成金属层312。在一些示例性实例中，金属层312形成为具有在大约至大约的范围内的厚度312a。如图3G所示，形成复合结构316的操作还包括形成堆叠在金属层312上的介电层314。例如，介电层314可以由氧化硅、氮化硅或氮氧化硅形成。例如，可以通过使用化学汽相沉积技术来形成介电层310。

同时参考图3G和图3H，在复合结构316中形成各个空腔318，以完成复合栅格结构324。例如，可以通过使用光刻工艺和蚀刻工艺执行形成空腔318的操作。形成空腔318的操作包括去除复合结构316的介电层314的一部分和金属层312的一部分，以分别形成介电栅格层322和金属栅格层320并且暴露缓冲层310的一部分。空腔318穿过复合结构316，并且对应地暴露缓冲层310的位于光电器件302a、302b和302c上方的部分。介电栅格层322形成为堆叠在金属栅格层320上以形成复合栅格结构324，其中复合栅格结构324形成为覆盖沟槽304和反射结构308。在一些实例中，如图3H所示，每一个空腔318都形成为具有梯形形状的截面。在某些实例中，每一个空腔318都形成为具有矩形形状的截面。可以周期性地布置空腔318。

在一些示例性实例中，通过使用一个单蚀刻工艺来执行去除介电层314的一部分和金属层312的一部分的操作，从而可以扩大工艺窗。在某些实例中，通过使用不同的蚀刻工艺来执行去除介电层314的一部分和金属层312的一部分的操作，并且在蚀刻金属层312的一部分的操作中，介电栅格层322可以用作蚀刻硬掩模。

如图3I所示，形成钝化层326以共形地覆盖复合栅格结构324，使得钝化层326覆盖缓冲层310的被空腔318暴露的部分。例如，可以通过使用化学汽相沉积技术或物理汽相沉积技术来执行形成钝化层326的操作。在一些实例中，钝化层326由氧化硅、氮化硅或氮氧化硅形成。

如图3J所示，各个滤光镜328a、328b和328c形成在钝化层326上并且分别填充空腔318。可以顺序布置滤光镜328a、328b和328c。在一些示例性实例中，滤光镜328a、328b和328c形成为包括红色滤光镜、蓝色滤光镜和绿色滤光镜。在一些实例中，执行形成滤光镜328a、328b和328c的操作以形成分别具有顶面330a、330b和330c的滤光镜328a、328b和328c，其中顶面330a、330b和330c升至与钝化层326的顶部332相同的高度处。滤光镜328a、328b和328c形成在空腔318中，使得可根据滤光镜328a、328b和328c的高度要求来调整介电栅格层322的厚度。

再次参考图3J，可以可选地形成各个微透镜334a、334b和334c以分 别覆盖滤光镜328a、328b和328c的顶面330a、330b和330c，从而完成半导体器件336。

参考图4以及图3A至图3J，图4是根据各个实施例的用于制造半导体器件的方法的流程图。该方法开始于操作400，其中，提供衬底300。在操作402中，如图3A所示，在衬底300上形成器件层302。例如，可以使用沉积技术、外延技术或接合技术来执行形成器件层302的操作。

在操作404中，如图3B所示，通过使用光刻工艺和蚀刻工艺在器件层302和衬底300中形成各个沟槽304。例如，蚀刻工艺可以是干蚀刻工艺或湿蚀刻工艺。在一些实例中，执行形成沟槽304的操作以形成各个深沟槽。形成沟槽304的操作包括去除器件层302的一部分和衬底300的位于器件层302的该部分下面的一部分，使得每一个沟槽304都从器件层302延伸至衬底300。在形成沟槽304的操作之后，器件层302被划分为各个光电器件302a、302b和302c，其中沟槽304使光电器件302a、302b和302c彼此分离。

在操作406中，如图3C所示，通过使用诸如化学汽相沉积技术的沉积技术形成抗反射涂层306，以共形地覆盖器件层302、衬底300和沟槽304。形成抗反射涂层306以覆盖光电器件302a、302b和302c。

在操作408中，如图3D所示，通过使用诸如化学汽相沉积技术、物理汽相沉积技术或等离子体增强的化学汽相沉积技术的沉积技术在沟槽304中的抗反射涂层306上形成各个反射结构308。形成反射结构308的操作包括形成分别填充沟槽304的反射结构308。在一些示例性实例中，每一个反射结构308都形成为深沟槽隔离结构。例如，每一个反射结构308都可以形成为具有在大约0.1μm至大约2.5μm的范围内的高度。如图3E所示，可以可选地通过使用诸如化学汽相沉积技术的沉积技术将缓冲层310形成在抗反射涂层306和反射结构308上并且覆盖该抗反射涂层和该反射结构。

在操作410中，同时参考图3F和图3G，复合结构316形成在位于抗反射涂层306和反射结构308上方的缓冲层310上。在一些实例中，如图3F所示，形成复合结构316的操作包括形成金属层312以覆盖位于抗反射涂层306和反射结构308上方的缓冲层310。例如，可以通过使用化学汽 相沉积技术或物理汽相沉积技术形成金属层312。在一些示例性实例中，金属层312形成为具有在大约至大约的范围内的厚度312a。如图3G所示，例如，形成复合结构316的操作还包括通过使用化学汽相沉积技术形成堆叠在金属层312上的介电层314。

在操作412中，同时参考图3G和图3H，通过使用光刻工艺和蚀刻工艺在复合结构316中形成各个空腔318，以完成复合栅格结构324。形成空腔318的操作包括去除复合结构316的介电层314的一部分和金属层312的一部分，以分别形成介电栅格层322和金属栅格层320并且暴露缓冲层310的一部分。空腔318对应地暴露缓冲层310的位于光电器件302a、302b和302c上方的部分。介电栅格层322形成为堆叠在金属栅格层320上以形成复合栅格结构324，其中复合栅格结构324形成为覆盖沟槽304和反射结构308。

在一些示例性实例中，通过使用一种单蚀刻工艺来执行去除介电层314的一部分和金属层312的一部分的操作。在某些实例中，通过使用不同的蚀刻工艺来执行去除介电层314的一部分和金属层312的一部分的操作，并且在蚀刻金属层312的一部分的操作过程中，介电栅格层322可以用作蚀刻硬掩模。

在操作414中，如图3I所示，形成钝化层326以共形地覆盖复合栅格结构324，使得钝化层326形成为覆盖缓冲层310的被空腔318暴露的部分。例如，可以通过使用化学汽相沉积技术或物理汽相沉积技术来执行形成钝化层326的操作。

在操作416中，如图3J所示，各个滤光镜328a、328b和328c形成在钝化层326上并且分别填充空腔318。在一些示例性实例中，滤光镜328a、328b和328c形成为包括红色滤光镜、蓝色滤光镜和绿色滤光镜。在一些实例中，执行形成滤光镜328a、328b和328c的操作以形成分别具有顶面330a、330b和330c的滤光镜328a、328b和328c，其中顶面330a、330b和330c升至与钝化层326的顶部332相同的高度处。再次参考图3J，可以可选地形成各个微透镜334a、334b和334c以分别覆盖滤光镜328a、328b和328c的顶面330a、330b和330c，从而完成半导体器件336。

图5A至图5H是根据各个实施例的示出了用于制造半导体器件的方法的中间阶段的示意性截面图。如图5A所示，提供衬底500。衬底500是半导体衬底并且可以包括单晶半导体材料或化合物半导体材料。例如，硅、锗或玻璃可以用作衬底500的材料。

再次参考图5A，例如，通过使用沉积技术、外延技术或接合技术使器件层502形成在衬底500上。在一些实例中，形成器件层502的操作包括由硅形成器件层502。例如，器件层502可以由外延硅形成。

如图5B所示，各个沟槽504形成在器件层502和衬底500中。在一些实例中，执行形成沟槽504的操作以形成各个深沟槽。形成沟槽504的操作包括去除器件层502的一部分和衬底500的位于器件层502的部分下面的一部分，使得每一个沟槽504都从器件层502延伸至衬底500。在一些示例性实例中，通过使用光刻工艺和蚀刻工艺执行形成凹槽504的操作。例如，蚀刻工艺可以是干蚀刻工艺或湿蚀刻工艺。在形成沟槽504的操作之后，器件层502被划分为各个光电器件502a、502b和502c，其中沟槽504使光电器件502a、502b和502c彼此分离。在一些实例中，光电器件502a、502b和502c是光电二极管。

如图5C所示，形成抗反射涂层506以共形地覆盖器件层502、衬底500和沟槽504。形成抗反射涂层506以覆盖光电器件502a、502b和502c。可以通过使用诸如化学汽相沉积技术的沉积技术执行形成抗反射涂层506的操作。抗反射涂层506可以由氧化硅形成。

同时参考图5D和图5E，复合结构514形成在抗反射涂层506上。在一些实例中，如图5D所示，形成复合结构514的操作包括形成金属层508以覆盖抗反射涂层506。金属层508的一部分填充沟槽504以在沟槽504中分别形成各个反射结构510。金属层508由金属或金属合金形成，诸如钨或铝铜合金。例如，可以通过使用化学汽相沉积技术或物理汽相沉积技术形成金属层508。如图5E所示，形成复合结构514的操作还包括形成堆叠在金属层508上的介电层512。例如，介电层512可以由氧化硅、氮化硅或氮氧化硅形成。例如，可以通过使用化学汽相沉积技术形成介电层512。

同时参考图5E和图5F，在复合结构514中形成各个空腔516，以完成 复合栅格结构522。例如，可以通过使用光刻工艺和蚀刻工艺执行形成空腔516的操作。形成空腔516的操作包括去除复合结构514的介电层512的一部分和金属层508的一部分，以分别形成介电栅格层520和金属栅格层518并且暴露抗反射涂层506的一部分。例如，金属栅格层518形成为具有在大约至大约的范围内的厚度518a。空腔516穿过复合结构514，并且对应地暴露抗反射涂层506的位于光电器件502a、502b和502c上方的部分。介电栅格层520形成为堆叠在金属栅格层518上以形成复合栅格结构522，其中复合栅格结构522形成为覆盖沟槽504和反射结构510。在一些实例中，如图5F所示，每一个空腔516都形成为具有梯形形状的截面。在某些实例中，每一个空腔516都形成为具有矩形形状的截面。可以周期性地布置空腔516。

在一些实例中，反射结构510是金属层508的填充沟槽504的部分，而金属栅格层518是金属层508的位于反射结构510上和位于部分抗反射涂层506上的其他部分。因此，反射结构510和金属栅格层518由相同的材料形成，并且通过使用相同的沉积工艺来执行形成反射结构510的操作和形成金属栅格层518的操作，使得简化形成反射结构510和金属栅格层518的工艺。

在一些示例性实例中，通过使用一种单蚀刻工艺来执行去除介电层512的一部分和金属层508的一部分的操作，从而可以扩大工艺窗。在某些实例中，再次参考图5E和图5F，通过使用不同的蚀刻工艺来执行去除介电层512的一部分和金属层508的一部分的操作，并且在蚀刻金属层508的一部分的操作过程中，介电栅格层520可以用作蚀刻硬掩模。

如图5G所示，形成钝化层524以共形地覆盖复合栅格结构522，使得钝化层524覆盖抗反射涂层506的被空腔516暴露的部分。例如，可以通过使用化学汽相沉积技术或物理汽相沉积技术来执行形成钝化层524的操作。在一些实例中，钝化层524由氧化硅、氮化硅或氮氧化硅形成。

如图5H所示，各个滤光镜526a、526b和526c形成在钝化层524上并且分别填充空腔516。可以顺序布置滤光镜526a、526b和526c。在一些示例性实例中，滤光镜526a、526b和526c形成为包括红色滤光镜、蓝色滤 光镜和绿色滤光镜。在一些实例中，执行形成滤光镜526a、526b和526c的操作以形成分别具有顶面528a、528b和528c的滤光镜526a、526b和526c，其中顶面528a、528b和528c升至与钝化层524的顶部530相同的高度处。滤光镜526a、526b和526c形成在空腔516中，使得可根据滤光镜526a、526b和526c的高度要求来调整介电栅格层520的厚度。

再次参考图5H，可以可选地形成各个微透镜532a、532b和532c以分别覆盖滤光镜526a、526b和526c的顶面528a、528b和528c，从而完成半导体器件534。

参照图6以及图5A至图5H，图6是根据各个实施例的用于制造半导体器件的方法的流程图。该方法开始于操作600，其中，提供衬底500。在操作602中，如图5A所示，在衬底500上形成器件层502。例如，可以使用沉积技术、外延技术或接合技术来执行形成器件层602的操作。

在操作604中，如图5B所示，通过使用光刻工艺和蚀刻工艺在器件层502和衬底500中形成各个沟槽504。例如，蚀刻工艺可以是干蚀刻工艺或湿蚀刻工艺。在一些实例中，执行形成沟槽504的操作以形成各个深沟槽。形成沟槽504的操作包括去除器件层502的一部分和衬底500的位于器件层502的部分下面的一部分，使得每一个沟槽504都从器件层502延伸至衬底500。在形成沟槽504的操作之后，器件层502被划分为各个光电器件502a、502b和502c，其中沟槽504使光电器件502a、502b和502c彼此分离。

在操作606中，如图5C所示，通过使用诸如化学汽相沉积技术的沉积技术形成抗反射涂层506，以共形地覆盖器件层502、衬底500和沟槽504。形成抗反射涂层506以覆盖光电器件502a、502b和502c。

在操作608中，同时参考图5D和图5E，复合结构514形成在抗反射涂层506上。在一些实例中，如图5D所示，例如，形成复合结构514的操作还包括通过使用化学汽相沉积技术或物理汽相沉积技术形成金属层508以覆盖抗反射涂层506。金属层508的一部分填充沟槽504以在沟槽504中分别形成各个反射结构510。如图5E所示，例如，形成复合结构514的操作还包括通过使用化学汽相沉积技术形成堆叠在金属层508上的介电层 512。

在操作610中，同时参考图5E和图5F，通过使用光刻工艺和蚀刻工艺在复合结构514中形成各个空腔516，以完成复合栅格结构522。形成空腔516的操作包括去除复合结构514的介电层512的一部分和金属层508的一部分，以分别形成介电栅格层520和金属栅格层518并且暴露抗反射涂层506的一部分。例如，金属栅格层518形成为具有在大约至大约的范围内的厚度518a。空腔516穿过复合结构514，并且对应地暴露抗反射涂层506的位于光电器件502a、502b和502c上方的部分。介电栅格层520形成为堆叠在金属栅格层518上以形成复合栅格结构522，其中复合栅格结构522形成为覆盖沟槽504和反射结构510。

在一些实例中，反射结构510是金属层508的填充沟槽504的部分，而金属栅格层518是金属层508的位于反射结构510上和部分抗反射涂层506上的其他部分。因此，反射结构510和金属栅格层518由相同的材料形成，并且通过使用相同的沉积工艺来执行形成反射结构510的操作和形成金属栅格层518的操作。

在一些示例性实例中，通过使用一种单蚀刻工艺来执行去除介电层512的一部分和金属层508的一部分的操作。在某些实例中，再次参考图5E和图5F，通过使用不同的蚀刻工艺来执行去除介电层512的一部分和金属层508的一部分的操作，并且在蚀刻金属层508的一部分的操作中，介电栅格层520可以用作蚀刻硬掩模。

在操作612中，如图5G所示，形成钝化层524以共形地覆盖复合栅格结构522，使得钝化层524覆盖抗反射涂层506的被空腔516暴露的部分。可以通过使用化学汽相沉积技术或物理汽相沉积技术来执行形成钝化层524的操作。

在操作614中，如图5H所示，各个滤光镜526a、526b和526c形成在钝化层524上并且分别填充空腔516。在一些示例性实例中，滤光镜526a、526b和526c形成为包括红色滤光镜、蓝色滤光镜和绿色滤光镜。在一些实例中，执行形成滤光镜526a、526b和526c的操作以形成分别具有顶面528a、528b和528c的滤光镜526a、526b和526c，其中顶面528a、528b和528c 升至与钝化层524的顶部530相同的高度处。再次参考图5H，可以可选地形成各个微透镜532a、532b和532c以分别覆盖滤光镜526a、526b和526c的顶面528a、528b和528c，从而完成半导体器件534。

根据实施例，本发明公开了一种半导体器件。半导体器件包括衬底、器件层、抗反射涂层、反射结构、复合栅格结构、钝化层和滤光镜。器件层设置在衬底上，其中沟槽形成在器件层和衬底中。抗反射涂层共形地覆盖器件层、衬底和沟槽。反射结构在沟槽中分别设置在抗反射涂层上。复合栅格结构位于在抗反射涂层和反射结构上方。复合栅格结构包括穿过复合栅格结构的空腔，并且复合栅格结构包括顺序堆叠在反射结构上的金属栅格层和介电栅格层。钝化层共形地覆盖复合栅格结构。滤光镜分别填充空腔。

优选地，在该半导体器件中，所述反射结构中的每一个都是深沟槽隔离结构。

优选地，在该半导体器件中，所述反射结构中的每一个都具有在0.1μm至2.5μm的范围内的高度。

优选地，在该半导体器件中，所述金属栅格层由钨或铝铜合金形成。

优选地，在该半导体器件中，所述反射结构由金属形成。

优选地，在该半导体器件中，所述金属栅格层和所述反射结构由相同的材料的形成。

优选地，在该半导体器件中，所述金属栅格层与所述反射结构直接接触。

优选地，该半导体器件还包括：缓冲层，设置在所述抗反射涂层和所述反射结构上，并且介于所述抗反射涂层和所述金属栅格层之间。

优选地，该半导体器件还包括：多个微透镜，分别覆盖所述滤光镜的顶面。

优选地，在该半导体器件中，所述滤光镜的顶面升至与所述钝化层的顶部相同的高度处。

根据另一实施例，本发明公开了一种用于制造半导体器件的方法。在该方法中，提供衬底。在衬底上形成器件层。形成沟槽以从器件层延伸至 衬底。形成抗反射涂层以共形地覆盖器件层、衬底和沟槽。在沟槽中的抗反射涂层上分别形成反射结构。在抗反射涂层和反射结构上方形成复合结构。执行形成复合结构的操作以顺序形成堆叠在抗反射涂层和反射结构上的金属层和介电层。空腔形成在复合结构中并且穿过复合结构，从而形成复合栅格结构。形成滤光镜以分别填充空腔。

优选地，在形成所述反射结构的操作和形成所述复合结构的操作之间，还包括：在所述抗反射涂层和所述反射结构上形成缓冲层。

优选地，在用于制造半导体器件的方法中，形成所述空腔的操作包括：通过使用一种单蚀刻工艺去除所述介电层的一部分和所述金属层的一部分。

优选地，在形成所述滤光镜的操作之后，还包括：形成分别覆盖所述滤光镜的顶面的多个微透镜，其中，所述滤光镜的顶面升至与所述钝化层的顶部相同的高度处。

优选地，在用于制造半导体器件的方法中，通过使用不同的沉积工艺执行形成所述反射结构的操作和形成所述金属层的操作。

根据又一实施例，本发明公开了一种用于制造半导体器件的方法。在该方法中，提供衬底。在衬底上形成器件层。形成沟槽以从器件层延伸至衬底。形成抗反射涂层以共形地覆盖器件层、衬底和沟槽。在抗反射涂层上形成复合结构。形成复合结构的操作包括：形成填充沟槽并且设置在抗反射涂层上的金属层，以及形成堆叠在金属层上的介电层。空腔形成在复合结构中并且穿过复合结构，从而形成复合栅格结构。执行形成复合栅格结构的操作以形成覆盖沟槽的复合栅格结构。形成钝化层以共形地覆盖复合栅格结构。形成滤光镜以分别填充空腔。

优选地，在用于制造半导体器件的方法中，形成所述空腔的操作包括：通过使用一种单蚀刻工艺去除所述介电层的一部分和所述金属层的一部分。

优选地，在用于制造半导体器件的方法中，形成所述空腔的操作包括暴露所述抗反射涂层的一部分。

优选地，在用于制造半导体器件的方法中，执行形成所述滤光镜的操 作以形成所述滤光镜，所述滤光镜的顶面升至与所述钝化层的顶部相同的高度处。

优选地，在形成所述滤光镜的操作之后，还包括：形成分别覆盖所述滤光镜的顶面的多个微透镜。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。