具有倾斜底部电极的电阻式存储器单元的制作方法

本发明涉及具有倾斜底部电极的电阻式存储器单元，例如导电桥接随机存取存储器(CBRAM)或电阻式随机存取存储器(ReRAM)单元。

背景技术：

电阻式存储器单元(例如导电桥接存储器(CBRAM)及电阻式RAM(ReRAM)单元)是提供优于常规快闪存储器单元的尺度及成本的新型非易失性存储器单元。CBRAM是基于固体电解质内的离子的物理再定位。CBRAM存储器单元可由两个固体金属电极制成，一个固体金属电极相对惰性(例如钨)，另一固体金属电极具电化学活性(例如银或铜)，由非传导材料的薄层或薄膜使所述两个固体金属电极彼此分离。所述CBRAM单元通过横跨所述非传导膜施加偏压电压而产生横跨所述非传导膜的可编程传导纤丝。所述传导纤丝可由单一或极少纳米级离子形成。所述非传导膜可称为电解质，因为其提供通过氧化/还原过程而横跨所述膜使所述传导纤丝蔓延，非常类似于电池。在ReRAM单元中，通过在绝缘体中建立空位链而发生传导。所述传导纤丝/空位链的产生建立接通状态(所述电极之间的高传导)，同时(例如)通过施加与焦耳加热电流相同的极性或以较小电流施加相反极性而溶解所述传导纤丝/空位链，以使所述电解质/绝缘体恢复到其非传导切断状态。在本发明中，为简单起见，CBRAM单元的电解质膜、层或区域及ReRAM单元的绝缘体膜、层或区域两者均称为“电解质”。

已证实，各种材料可用于电阻式存储器单元中的电解质及电极两者。一个实例是基于Cu/SiOx的单元，其中Cu是活性金属-源电极且SiOx是电解质。

电阻式存储器单元面临的一个常见问题是接通状态保持，即，使传导路径(纤丝或空位链)尤其在存储器部件通常可承受的高温(例如85℃/125℃)处稳定的能力。

图1展示具有布置于底部电极12(例如钨)上的顶部电极10(例如铜)的常规CBRAM单元1A，其中电解质或中间电极14(例如SiO₂)布置于顶部电极与底部电极之间。当将偏压电压施加于单元1A时，传导纤丝18通过电解质14而从底部电极12蔓延到顶部电极10。此结构具有各种潜在限制或缺点。例如，用于纤丝形成的有效横截面区域(其可称为“局限区”或指示为A_FF的“纤丝形成区域”)相对较大且不受限，以使纤丝形成区域易受非本质缺陷影响。此外，多纤丝根部形成很可能归因于可导致较弱(不稳健)纤丝的相对较大区域。一般来说，纤丝形成区域A_FF的直径或宽度(由“x”指示)与从底部电极12到顶部电极10的纤丝蔓延距离(在此情况中为电解质14的厚度，由“y”指示)之间的比率越大，多根部纤丝形成的概率就越大。此外，大电解质区域包围纤丝，其提供纤丝的扩散路径且因此可提供较差的保持性。因此，限制其中形成传导路径的电解质材料的体积可提供归因于空间局限的更稳健纤丝。可通过减少底部电极12与电解质14之间的接触区域而限制其中形成传导路径的电解质材料的体积。

如本文中所使用，“传导路径”是指传导纤丝(例如，在CBRAM单元中)、空位链(例如，在基于氧空位的ReRAM单元中)或任何其它类型的传导路径(其通常通过布置于电极之间的电解质层或区域而连接非易失性存储器单元的电极)。如本文中所使用，“电解质层”或“电解质区域”是指传导路径通过其而蔓延的底部电极与顶部电极之间的电解质/绝缘体/存储器层或区域。

图2展示CBRAM单元形成的某些原理。传导路径18可横向地形成及生长，或分支化成多个平行路径。此外，传导路径的位置可随着每一编程/擦除循环而改变。此可促成边际切换性能、可变性、高温保持问题及/或切换持久性。图中已展示限制切换体积有益于操作。这些原理适用于ReRAM单元及CBRAM单元。采用这些技术的关键障碍是切换一致性。

图3A及3B展示CBRAM单元(例如，其具有1T1R架构)的实例已知底部电极配置1B的示意图及电子显微镜图像。在此实例中，底部电极12是圆柱形通孔，例如具有Ti/TiN衬里的钨填充通孔。顶部接触件及/或阳极20可连接到顶部电极10，如图中所展示。底部电极12可提供(例如)约30,000平方纳米的相对较大纤丝形成区域A_FF，其可导致上文所讨论的问题或缺点中的一或多者。

技术实现要素：

一些实施例提供电阻式存储器单元(例如CBRAM或ReRAM单元)及形成此类电阻式存储器单元的方法，所述电阻式存储器单元具有由界定指向上尖端(取决于实施例，其可为点、边缘或表面)的一或多个倾斜表面形成的底部电极。所述底部电极可具有界定指向上尖端的任何形状。例如，所述底部电极可具有：长棱柱形状，其具有横跨一或多个底部电极连接件而延伸的三角形横截面；或凹碗形状，其界定指向上环形尖端边缘；或指向上角锥形形状。

当将电压偏压施加于此电阻式存储器单元时，所述底部电极的所述指向上尖端可比已知单元中的底部电极的指向上尖端更精确地聚焦电场，其可提供更一致的纤丝形成，因此(例如)与某些常规设计相比，改良了编程电压及单元可预测性的一致性。

根据一个实施例，一种形成电阻式存储器单元的方法包括：形成多个底部电极连接件；将底部电极层沉积于所述底部电极连接件上；执行第一蚀刻以移除所述底部电极层的部分，使得所述剩余底部电极层界定至少一个倾斜表面；使氧化层形成于所述剩余底部电极层的每一倾斜表面上；对所述剩余底部电极层及每一倾斜表面上的所述氧化层执行第二蚀刻以界定每一底部电极连接件上方的至少一个指向上底部电极区域，每一指向上底部电极区域界定底部电极尖端；及使电解质区域及顶部电极形成于每一底部电极尖端上，使得所述电解质区域布置于所述顶部电极与所述相应底部电极顶部之间。

根据另一实施例，一种电阻式存储器单元包括：多个底部电极连接件；至少一个底部电极区域，其形成于所述底部电极连接件上且传导性地耦合到所述底部电极连接件，每一底部电极区域具有至少一个倾斜侧壁且界定指向上尖端；电解质区域及顶部电极，其位于每一底部电极尖端上，使得所述电解质区域布置于所述顶部电极与所述相应底部电极顶部之间；及顶部电极连接件，其传导性地耦合到每一顶部电极。

根据另一实施例，一种形成电阻式存储器单元的方法包括：形成多个底部电极连接件；将底部电极层沉积于所述底部电极连接件上；执行蚀刻以移除所述底部电极层的部分，以使至少一个指向上底部电极区域形成于所述底部电极连接件上方，每一指向上底部电极区域界定底部电极尖端；及使电解质区域及顶部电极形成于每一底部电极尖端上，使得所述电解质区域布置于所述顶部电极与所述相应底部电极顶部之间。

根据另一实施例，一种电阻式存储器单元包括：多个底部电极连接件；至少一个底部电极区域，其形成于所述底部电极连接件上且传导性地耦合到所述底部电极连接件，每一底部电极区域具有至少两个倾斜侧壁且界定指向上尖端；电解质区域及顶部电极，其位于每一底部电极尖端上，使得所述电解质区域布置于所述顶部电极与所述相应底部电极顶部之间；及顶部电极连接件，其传导性地耦合到每一顶部电极。

附图说明

下文参考图式来讨论实例实施例，其中：

图1展示实例常规CBRAM单元；

图2展示CBRAM单元形成的某些原理；

图3A及3B展示实例已知CBRAM单元配置的示意图及电子显微镜图像；

图4A1到4N2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有界定尖锐上边缘的倾斜表面的底部电极)的实例方法；

图5A1到5N2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含界定环形尖锐上边缘的倾斜环形底部电极)的另一实例方法；

图6A1到6L2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有界定尖锐上边缘的一对倾斜侧壁的底部电极)的另一实例方法；

图7A1到7K2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有在指向上尖端处汇合的四个倾斜侧面的角锥形底部电极)的另一实例方法；及

图8A到8C说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有在指向上尖端处汇合的三个倾斜侧面的角锥形底部电极)的另一实例方法。

具体实施方式

如上文所讨论，本发明的实施例可提供电阻式存储器单元(例如CBRAM或ReRAM单元)及形成此类电阻式存储器单元的方法，所述电阻式存储器单元具有由界定指向上尖端的一或多个倾斜表面形成的底部电极，例如三角形底部电极、具有环形尖端边缘的凹碗形底部电极、或角锥形底部电极。在操作中，所述底部电极的所述指向上尖端可聚焦电场且提供减少的纤丝形成区域A_FF，其可提供更一致的纤丝形成，因此(例如)与某些常规设计相比，改良了编程电压及单元可预测性的一致性。

图4A1到4N2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有界定尖锐上边缘的倾斜表面的底部电极)的实例方法。

如图4A1(横截面侧视图)及图4A2(俯视图)中所展示，底部电极连接器102的阵列形成于衬底100中。可以任何适合方式(例如，使用常规半导体制造技术)形成底部电极连接器102及衬底100，且底部电极连接器102及衬底100可由任何适合材料形成。例如，衬底100可由绝缘体(例如SiO₂)形成，且每一底部电极连接器102可具有由铜(Cu)或其它传导材料形成的导体区域104，及由钨(W)或其它适合材料形成的连接区域106。在此实例中，每一底部电极连接器102形成有圆形通孔型形状。然而，每一底部电极连接器102可形成有任何其它适合形状(例如细长线或细长矩形形状、正方形形状等等)。

接着，如图4B1(横截面侧视图)及图4B2(俯视图)中所展示，底部电极(或阴极)层110及硬掩模112沉积或形成于衬底100及底部电极连接器102上。底部电极层110可包括(多种)任何适合传导材料(例如多晶硅、掺杂多晶硅、非晶硅、掺杂非晶硅或任何其它适合材料)，且可以任何适合方式沉积或形成底部电极层110。硬掩模层112可由任何适合材料(例如SiN、SiON或其它电介质材料)形成，且可以此项技术中已知的任何适合方式沉积或形成硬掩模层112。

接着，如图4C1(横截面侧视图)及图4C2(俯视图)中所展示，使用任何适合光刻技术，(例如)通过使光阻层116形成及图案化于硬掩模112上而图案化硬掩模112。如所展示，使用暴露下伏硬掩模112的特定区域的开口118来图案化光致抗蚀剂层116。在此实施例中，开口118形成为在下伏底部电极连接器102的行之间或在下伏底部电极连接器102的行旁边延伸的细长沟槽，如图4C2中所展示。然而，开口118可替代地形成有任何其它形状(例如圆形通孔型开口)，及/或可以一对一方式(与所说明的一对多布置相反)与下伏底部电极连接器102对应。此外，在所说明的实施例中，开口118经定位成使得每一下伏底部电极连接器102具有覆于所述底部电极连接器102上的单一对应开口壁120，其中根据下列过程步骤，底部电极连接器102的单一对应开口壁120对形成于所述底部电极连接器102上的单一倾斜底部电极侧壁提供基础。特定地说，开口壁120A覆于底部电极连接器102A上，开口壁120B覆于底部电极连接器102B上，且开口壁120C覆于底部电极连接器102C上。在其它实施例中，开口118经塑形及/或经定位成使得多个开口壁120覆于每一底部电极连接器102上，例如，使得多个倾斜底部电极侧壁可形成于每一底部电极连接器102上。

接着，如图4D1(横截面侧视图)及图4D2(俯视图)中所展示，蚀刻过程及剥离/移除过程经执行以将光致抗蚀剂图案转移到硬掩模112中且移除剩余的光致抗蚀剂，由此形成具有开口124的阵列的图案化硬掩模112。

接着，可使用任何适合各向同性蚀刻过程通过经图案化硬掩模112中的开口124而蚀刻底部电极层110。图4E1到4G2说明蚀刻过程的进程，特定地说，展示沿蚀刻进程的三个不同时间点处的结构的“快照”。因此，图4E1及4E2展示蚀刻期间的第一时刻处的快照；图4F1及4F2展示蚀刻期间的第二时刻处的快照；及图4G1及4G2展示蚀刻完成时或蚀刻完成之后的快照。如这些图中所展示，蚀刻过程可继续从底部电极层110移除材料，直到底部电极层110的剩余部分界定每一底部电极连接器102上方的倾斜侧壁表面130为止。在一些实施例中，蚀刻过程可使底部电极层110分离成离散底部电极层区域，例如图4G1及4G2中所展示的区域110A及110B。

接着，如图4H1(横截面侧视图)及图4H2(俯视图)中所展示，使用任何适合过程来氧化底部电极层区域110A及110B的暴露倾斜侧壁表面130，以使氧化层134形成于每一倾斜区域130上。

接着，如图4I1(横截面侧视图)及图4I2(俯视图)中所展示，使用任何适合过程(例如，通过蚀刻或剥离)来移除硬掩模112。

接着，如图4J1(横截面侧视图)及图4J2(俯视图)中所展示，蚀刻底部电极层区域110A及110B，其利用氧化区域作为硬掩模以阻止蚀刻氧化区域下方的底部电极。接着，移除氧化层134，由此形成各自具有界定倾斜侧壁表面142及尖端144的指向上区域的离散底部电极140。可在两个步骤(例如，使用保留氧化层134的高度选择性蚀刻，且接着在后一步骤中缓慢地移除氧化层134)中执行蚀刻及氧化物移除过程，或替代地，可在单一步骤(例如，使用略微较高的氧化物蚀刻速率，其移除氧化层134及底部电极层材料的部分)中执行蚀刻及氧化物移除过程。

接着，如图4K1(横截面侧视图)及图4K2(俯视图)中所展示，绝缘体或电解质层150及顶部电极(阳极)层152形成于堆叠上，且特定地说，形成于每一底部电极140上。电解质层150可包括(多种)任何适合电介质型或忆阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它适合材料。顶部电极层152可包括(多种)任何适合传导材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它适合材料)，且可以任何适合方式沉积或形成顶部电极层152。

接着，如图4L1(横截面侧视图)及图4L2(俯视图)中所展示，使用任何适合光刻技术，通过使光致抗蚀剂层160形成及图案化于顶部电极层152上而图案化电解质层150及顶部电极层152。如图中所展示，使用暴露顶部电极层152的特定区域的开口162来图案化光致抗蚀剂层160。在此实施例中，开口162形成为底部电极140的相邻行之间的细长沟槽，如图4L2中所展示。然而，可以任何其它适合方式图案化光致抗蚀剂层160。例如，光致抗蚀剂层160可经图案化，使得离散光致抗蚀剂区域余留于每一底部电极140上(而非跨越多个底部电极140，如图4L2中所展示)。

接着，如图4M1(横截面侧视图)及图4M2(俯视图)中所展示，蚀刻过程及剥离/移除过程经执行以将光致抗蚀剂图案转移到电解质层150及顶部电极层152中且移除剩余的光致抗蚀剂，由此将电解质层150及顶部电极层152分成离散电解质区域170及对应顶部电极172。如图4M2中所展示，每一电解质区域170/顶部电极172形成跨越多个底部电极140的行。

接着，如图4N1(横截面侧视图)及图4N2(俯视图)中所展示，可使用任何适合技术来使顶部电极互连件180形成于沉积于堆叠上的绝缘体材料182中。绝缘体材料182可包括任何适合绝缘体(例如SiO₂)，其可为或可不为与衬底100相同的材料。顶部电极互连件180可由任何适合导体(例如Cu)形成，且可形成于相对于顶部电极172的任何适合位置处。在所说明的实例中，如图4N2中所展示，在每一列的端处，顶部电极互连件180形成于每一细长顶部电极172上(即，连接可为周期性的而非遍及每一位单元)。

以此方式，形成电阻式存储器单元的阵列，其中底部电极140具有界定倾斜侧壁142及尖端144的指向上区域。在操作中，从每一相应底部电极140的传导纤丝蔓延实质上受限于尖端144，因为电场自然地集中于具有最小曲率半径的点、边缘或表面处。因此，尖端144越尖锐，纤丝产生的电场就越集中，且有效纤丝形成区域A_FF因此越小。因此，尖端形底部电极140可提供实质上比常规底部电极结构少的有效纤丝形成区域A_FF。

图5A1到5N2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含界定环形尖锐上边缘的倾斜环形底部电极)的实例方法。

如图5A1(横截面侧视图)及图5A2(俯视图)中所展示，底部电极连接器202的阵列形成于衬底200中。可以任何适合方式(例如，使用常规半导体制造技术)形成底部电极连接器202及衬底200，且底部电极连接器202及衬底200可由任何适合材料形成。例如，衬底200可由绝缘体(例如SiO₂)形成，且每一底部电极连接器202可具有由铜(Cu)或其它传导材料形成的导体区域204，及由钨(W)或其它适合材料形成的连接区域206。在此实例中，每一底部电极连接器202形成有圆形通孔型形状。然而，每一底部电极连接器202可形成有任何其它适合形状(例如细长线或细长矩形形状、正方形形状等等)。

接着，如图5B1(横截面侧视图)及图5B2(俯视图)中所展示，底部电极(或阴极)层210及硬掩模212沉积或形成于衬底200及底部电极连接器202上。底部电极层210可包括(多种)任何适合传导材料(例如多晶硅、掺杂多晶硅、非晶硅、掺杂非晶硅或任何其它适合材料)，且可以任何适合方式沉积或形成底部电极层210。硬掩模层212可由任何适合材料(例如SiN、SiON或其它电介质材料)形成，且可以此项技术中已知的任何适合方式沉积或形成硬掩模层212。

接着，如图5C1(横截面侧视图)及图5C2(俯视图)中所展示，使用任何适合光刻技术，(例如)通过使光致抗蚀剂层216形成及图案化于硬掩模212上而图案化硬掩模212。如图中所展示，使用暴露下伏硬掩模212的特定区域的开口218来图案化光致抗蚀剂层216。在此实施例中，开口218形成为每一底部电极连接器202上的圆形开口，其中每一圆形开口218的周长小于相应底部电极连接器202的周长且每一圆形开口218的周长在相应底部电极连接器202的周长内同心对准，如图5C2中所展示。在其它实施例中，圆形开口218可以重叠方式相对于其相应底部电极连接器202对准，如从俯视图所观看。

接着，如图5D1(横截面侧视图)及图5D2(俯视图)中所展示，蚀刻经执行以将光致抗蚀剂图案转移到硬掩模212中，由此形成具有开口224的阵列的图案化硬掩模212。接着，如图5E1(横截面侧视图)及图5E2(俯视图)中所展示，(例如)通过剥离或其它适合过程而移除剩余的光致抗蚀剂。

接着，可使用任何适合各向同性蚀刻过程通过经图案化硬掩模212中的开口224而蚀刻底部电极层210。图5F1及5F2说明蚀刻过程期间的一时刻处的结构的快照，且图5G1及5G2展示蚀刻完成时或蚀刻完成之后的快照。如这些图中所展示，蚀刻过程可从底部电极层210移除材料，直到底部电极层210的剩余部分界定每一底部电极连接器202上方的具有倾斜U形(在横截面侧视图中)、环形(在俯视图中)侧壁230的凹碗形结构为止。在一些实施例中，蚀刻过程可完全蚀刻穿过底部电极层210而向下到底部电极连接区域206以暴露连接区域206的顶面区域(例如，在蚀刻区域的底部中心处)。在其它实施例中，蚀刻过程可不完全延伸穿过底部电极层210，使得底部电极材料210的部分余留于连接区域206的顶面上(甚至在蚀刻区域的底部中心处)。

接着，如图5H1(横截面侧视图)及图5H2(俯视图)中所展示，使用任何适合过程来氧化界定于底部电极层210中的暴露倾斜U形(侧视图)、环形(俯视图)侧壁230，以使氧化层234形成于每一倾斜区域230上。

接着，如图5I1(横截面侧视图)及图5I2(俯视图)中所展示，使用任何适合过程(例如，通过蚀刻或剥离)来移除硬掩模212。

接着，如图5J1(横截面侧视图)及图5J2(俯视图)中所展示，蚀刻剩余底部电极层210，其利用氧化区域作为硬掩模以阻止蚀刻氧化区域下方的底部电极。且移除氧化层234，由此使离散底部电极240形成于每一底部电极连接件206上。如图中所展示，每一底部电极240包括具有倾斜U形(横截面侧视图)、环形(在俯视图中)侧壁表面242及指向上环形尖端244的凹碗形结构。可在两个步骤(例如，使用保留氧化层234的高度选择性蚀刻，且接着在后一步骤中缓慢地移除氧化层234)中执行蚀刻及氧化物移除过程，或替代地，可在单一步骤(例如，使用略微较高的氧化物蚀刻速率，其移除氧化层234及底部电极层材料的部分)中执行蚀刻及氧化物移除过程。

在一些实施例中，每一底部电极240可具有暴露下伏连接区域206的顶面区域的中央开口。在其它实施例中，底部电极材料210的部分余留于连接区域206的顶面上(甚至在碗形结构的底部中心处)，使得下伏连接区域206的顶面不通过底部电极240的中心而暴露。

接着，如图5K1(横截面侧视图)及图5K2(俯视图)中所展示，绝缘体或电解质层250及顶部电极(阳极)层252形成于堆叠上，且特定地说，形成于每一底部电极240上。电解质层250可包括(多种)任何适合电介质型或忆阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它适合材料。顶部电极层252可包括(多种)任何适合传导材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它适合材料)，且可以任何适合方式沉积或形成顶部电极层252。

接着，电解质层250及顶部电极层252经图案化及蚀刻以将电解质层250及顶部电极层252分成各自覆盖一或多个底部电极202的离散电解质270/顶部电极272区域。在图5L1(横截面侧视图)及图5L2(俯视图)所展示的实例中，电解质层250及顶部电极层252经图案化及蚀刻，以使离散电解质270/顶部电极272区域形成于每一个别底部电极202上。(在图5N1及图5N2(如下文所讨论)所展示的替代实施例中，电解质层250及顶部电极层252经图案化及蚀刻以形成各自跨越一行多个底部电极202的细长电解质270/顶部电极272区域)。

接着，如图5M1(横截面侧视图)及图5M2(俯视图)中所展示，可使用任何适合技术来使顶部电极互连件280形成于沉积于堆叠上的绝缘体材料282中。绝缘体材料282可包括任何适合绝缘体(例如SiO₂)，其可为或可不为与衬底200相同的材料。顶部电极互连件280可由任何适合导体(例如Cu)形成，且可形成于相对于顶部电极272的任何适合位置处。在此实例实施例中，如图5M2中所展示，离散顶部电极互连件280形成于每一顶部电极272上。

图5N1(横截面侧视图)及图5N2(俯视图)说明替代实施例，其中电解质层250及顶部电极层252形成为各自跨越一行多个底部电极202的细长电解质270/顶部电极272区域。在每一列的端处，顶部电极互连件280形成于每一细长顶部电极272上且连接到每一细长顶部电极272(即，连接可为周期性的而非遍及每一位单元)，如图5N2中所展示。

以图5A1到5N2中所展示的方式，形成电阻式存储器单元的阵列，其中每一底部电极240具有界定指向上环形尖端244的凹碗形结构。在操作中，从每一相应底部电极240的传导纤丝蔓延实质上受限于环形尖端244，因为电场自然地集中于具有最小曲率半径的点、边缘或表面处。因此，环形尖端244越尖锐，纤丝产生的电场就越集中，且有效纤丝形成区域A_FF因此越小。因此，每一底部电极240的环形尖端可提供实质上比常规底部电极结构少的有效纤丝形成区域A_FF。

图6A1到6L2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有界定尖锐上边缘的一对倾斜侧壁的底部电极)的实例方法。

如图6A1(横截面侧视图)及图6A2(俯视图)中所展示，底部电极连接器302的阵列形成于衬底300中。可以任何适合方式(例如，使用常规半导体制造技术)形成底部电极连接器302及衬底300，且底部电极连接器302及衬底300可由任何适合材料形成。例如，衬底300可由绝缘体(例如SiO₂)形成，且每一底部电极连接器302可具有由铜(Cu)或其它传导材料形成的导体区域304，及由钨(W)或其它适合材料形成的连接区域306。在此实例中，每一底部电极连接器302形成有圆形通孔型形状。然而，每一底部电极连接器302可形成有任何其它适合形状(例如细长线或细长矩形形状、正方形形状等等)。

接着，如图6B1(横截面侧视图)及图6B2(俯视图)中所展示，底部电极(或阴极)层310及硬掩模312沉积或形成于衬底300及底部电极连接器302上。底部电极层310可包括(多种)任何适合传导材料(例如多晶硅、掺杂多晶硅、非晶硅、掺杂非晶硅或任何其它适合材料)，且可以任何适合方式沉积或形成底部电极层310。硬掩模层312可由任何适合材料(例如SiN、SiON或其它电介质材料)形成，且可以此项技术中已知的任何适合方式沉积或形成硬掩模层312。

接着，如图6C1(横截面侧视图)及图6C2(俯视图)中所展示，使用任何适合光刻技术，(例如)通过使光致抗蚀剂层316形成及图案化于硬掩模312上而图案化硬掩模312。如图中所展示，使用暴露下伏硬掩模312的特定区域的开口318来图案化光致抗蚀剂层316。在此实施例中，开口318形成为在下伏底部电极连接器302的相邻行之间延伸的细长沟槽，如图6C2中所展示。然而，开口318可替代地形成有任何其它形状(例如圆形通孔型开口)，及/或可以一对一方式(与所说明的一对多布置相反)与下伏底部电极连接器302对应。

接着，如图6D1(横截面侧视图)及图6D2(俯视图)中所展示，蚀刻过程及剥离/移除过程经执行以将光致抗蚀剂图案转移到硬掩模312中且移除剩余的光致抗蚀剂，由此形成具有开口324的阵列的图案化硬掩模312。

接着，可使用任何适合各向同性蚀刻过程通过经图案化硬掩模312中的开口324而蚀刻底部电极层310。图6E1到6G2说明蚀刻过程的进程，特定地说，展示沿蚀刻进程的三个不同时间点处的结构的“快照”。因此，图6E1及6E2展示蚀刻期间的第一时刻处的快照；图6F1及6F2展示蚀刻期间的第二时刻处的快照；及图6G1及6G2展示蚀刻完成时或蚀刻完成之后的快照。如这些图中所展示，蚀刻过程可从底部电极层310移除材料，直到底部电极层310的剩余部分界定底部电极连接器302的相应行上方的细长底部电极区域310A、310B及310C为止，每一底部电极区域310A、310B及310C具有在指向上边缘尖端332处汇合的一对倾斜侧壁330，因此界定三角形横截面形状。如本文中所使用，三角形意味着具有三个边，其中每一边可为线性的或可为非线性的(例如曲线的、不规则的或另外非线性的)。

接着，如图6H1(横截面侧视图)及图6H2(俯视图)中所展示，使用任何适合过程(例如，通过蚀刻或剥离)来移除硬掩模312以留下一系列底部电极340(其对应于底部电极区域310A、310B及310C)。

接着，如图6I1(横截面侧视图)及图6I2(俯视图)中所展示，绝缘体或电解质层350及顶部电极(阳极)层352形成于堆叠上，且特定地说，形成于每一底部电极340上。电解质层350可包括(多种)任何适合电介质型或忆阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它适合材料。顶部电极层352可包括(多种)任何适合传导材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它适合材料)，且可以任何适合方式沉积或形成顶部电极层352。

接着，如图6J1(横截面侧视图)及图6J2(俯视图)中所展示，使用任何适合光刻技术，通过使光致抗蚀剂层360形成及图案化于顶部电极层352上而图案化电解质层350及顶部电极层352。如图中所展示，使用暴露顶部电极层352的特定区域的开口362来图案化光致抗蚀剂层360。在此实施例中，开口362形成为底部电极340的相邻行之间的细长沟槽，如图6J2中所展示。然而，可以任何其它适合方式图案化光致抗蚀剂层360。例如，光致抗蚀剂层360可经图案化以使得离散光致抗蚀剂区域余留于每一底部电极340上(而非跨越多个底部电极340，如图6J2中所展示)。

接着，如图6K1(横截面侧视图)及图6K2(俯视图)中所展示，蚀刻过程及剥离/移除过程经执行以将光致抗蚀剂图案转移到电解质层350及顶部电极层352中且移除剩余的光致抗蚀剂，由此将电解质层350及顶部电极层352分成离散电解质区域370及对应顶部电极372。如图6K2中所展示，每一电解质区域370/顶部电极372形成跨越多个底部电极340的一行。

接着，如图6L1(横截面侧视图)及图6L2(俯视图)中所展示，可使用任何适合技术来使顶部电极互连件380形成于沉积于堆叠上的绝缘体材料382中。绝缘体材料382可包括任何适合绝缘体(例如SiO₂)，其可为或可不为与衬底300相同的材料。顶部电极互连件380可由任何适合导体(例如Cu)形成且可形成于相对于顶部电极372的任何适合位置处。在所说明的实例中，如图6L2中所展示，在每一列的端处，顶部电极互连件380形成于每一细长顶部电极372上(即，连接可为周期性的而非遍及每一位单元)。

以此方式，形成电阻式存储器单元的阵列，其中每一底部电极340具有界定在尖端332处汇合的一对倾斜侧壁330的指向上三角形横截面。在操作中，从每一相应底部电极340的传导纤丝蔓延实质上受限于尖端332，因为电场自然地集中于具有最小曲率半径的点、边缘或表面处。因此，尖端332越尖锐，纤丝产生的电场就越集中，且有效纤丝形成区域A_FF因此越小。因此，大体上呈三角形的尖端形底部电极340可提供实质上比常规底部电极结构少的有效纤丝形成区域A_FF。

图7A1到7K2说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有在指向上尖端处汇合的四个倾斜侧面的角锥形底部电极)的实例方法。

如图7A1(横截面侧视图)及图7A2(俯视图)中所展示，底部电极连接器402的阵列形成于衬底400中。可以任何适合方式(例如，使用常规半导体制造技术)形成底部电极连接器402及衬底400，且底部电极连接器402及衬底400可由任何适合材料形成。例如，衬底400可由绝缘体(例如SiO₂)形成，且每一底部电极连接器402可具有由铜(Cu)或其它传导材料形成的导体区域404，及由钨(W)或其它适合材料形成的连接区域406。在此实例中，每一底部电极连接器402形成有圆形通孔型形状。然而，每一底部电极连接器402可形成有任何其它适合形状(例如细长线或细长矩形形状、正方形形状等等)。

接着，如图7B1(横截面侧视图)及图7B2(俯视图)中所展示，底部电极(或阴极)层410沉积或形成于衬底400及底部电极连接器402上。底部电极层410可包括(多种)任何适合传导材料(例如多晶硅、掺杂多晶硅、非晶硅、掺杂非晶硅或任何其它适合材料)，且可以任何适合方式沉积或形成底部电极层410。

接着，如图7C1(横截面侧视图)及图7C2(俯视图)中所展示，经图案化硬掩模层412形成于底部电极层410上。硬掩模层412可由任何适合材料(例如SiN、SiON或其它电介质材料)形成，且可以此项技术中已知的任何适合方式图案化硬掩模层412。例如，可使用光致抗蚀剂层及适合图案化及蚀刻过程来图案化硬掩模层412。在所说明的实施例中，使用位于下伏底部电极连接区域406之间(即，非上覆)的区域中的圆形开口424的二维阵列来图案化硬掩模层412。然而，应了解，在其它实施例中，开口424可替代地形成有任何其它形状(例如细长沟槽型开口)，及/或可部分或完全位于下伏底部电极连接区域406上方。

接着，可使用任何适合蚀刻过程通过经图案化硬掩模412中的开口424而蚀刻底部电极层410。

图7D1到7F2说明蚀刻过程的进程，特定地说，展示沿蚀刻进程的三个不同时间点处的结构的“快照”。因此，图7D1及7D2展示蚀刻期间的第一时刻处的快照；图7E1及7E2展示蚀刻期间的第二时刻处的快照；及图7F1及7F2展示蚀刻完成时或蚀刻完成之后的快照。如这些图中所展示，蚀刻过程可从底部电极层410移除材料，直到底部电极层410的剩余部分界定各自位于相应底部电极连接器402上方的角锥形底部电极440的二维阵列为止。每一角锥形底部电极440具有在指向上尖端432处汇合的四个倾斜侧壁430。

如本文中所使用，锥体意味着三维形状，其具有：三个或三个以上三角形或大体上呈三角形的外侧面，其在某个点或相对较小边缘或表面处汇合；及基底，其具有三角形、四边形或任何其它多边形形状。每一大体上呈三角形的外侧面可为平面的或非平面的(例如凹面的、凸面的、不规则的或另外其它非平面的)。

在一个实施例中，归因于形成角锥形形状的蚀刻过程，每一角锥形底部电极440的四个倾斜侧壁430呈三角形或大体上呈三角形且是凹面的或大体上呈凹面的。

接着，如图7G1(横截面侧视图)及图7G2(俯视图)中所展示，使用任何适合过程(例如，通过蚀刻或剥离)来移除硬掩模412以留下角锥形底部电极440的二维阵列。

因此，与使用导致细长底部电极的细长沟槽开口来图案化硬掩模(如上文所讨论的图6C1到6H2中所展示的实例步骤中所揭示)相反，图7C1及7C2中所展示的具有开口的二维阵列的经图案化硬掩模层412提供角锥形底部电极的二维阵列(每个底部电极连接件406有一个角锥形底部电极)。

接着，如图7H1(横截面侧视图)及图7H2(俯视图)中所展示，绝缘体或电解质层450及顶部电极(阳极)层452形成于堆叠上，且特定地说，形成于每一底部电极440上。电解质层450可包括(多种)任何适合电介质型或忆阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它适合材料。顶部电极层452可包括(多种)任何适合传导材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它适合材料)，且可以任何适合方式沉积或形成顶部电极层452。

接着，如图7I1(横截面侧视图)及图7I2(俯视图)中所展示，使用任何适合光刻技术，通过使光致抗蚀剂层460形成及图案化于顶部电极层452上而图案化电解质层450及顶部电极层452。如图中所展示，使用暴露顶部电极层452的特定区域的开口462来图案化光致抗蚀剂层460。在此实施例中，开口462形成为底部电极440的相邻行之间的细长沟槽，如图7I2中所展示。然而，可以任何其它适合方式图案化光致抗蚀剂层460。例如，光致抗蚀剂层460可经图案化以使得离散光致抗蚀剂区域余留于每一底部电极440上(而非跨越多个底部电极440，如图7I2中所展示)。

接着，如图7J1(横截面侧视图)及图7J2(俯视图)中所展示，蚀刻过程及剥离/移除过程经执行以将光致抗蚀剂图案转移到电解质层450及顶部电极层452中且移除剩余的光致抗蚀剂，由此将电解质层450及顶部电极层452分成离散电解质区域470及对应顶部电极472。如图7J2中所展示，每一电解质区域470/顶部电极472形成跨越多个底部电极440的一行。

接着，如图7K1(横截面侧视图)及图7K2(俯视图)中所展示，可使用任何适合技术来使顶部电极互连件480形成于沉积于堆叠上的绝缘体材料482中。绝缘体材料482可包括任何适合绝缘体(例如SiO₂)，其可为或可不为与衬底400相同的材料。顶部电极互连件480可由任何适合导体(例如Cu)形成且可形成于相对于顶部电极472的任何适合位置处。在所说明的实例中，如图7K2中所展示，在每一列的端处，顶部电极互连件480形成于每一细长顶部电极472上(即，连接可为周期性的而非遍及每一位单元)。

以此方式，形成电阻式存储器单元的阵列，其中每一底部电极440具有指向上角锥形形状，所述指向上角锥形形状具有在尖端432处汇合的四个倾斜侧壁430。在操作中，从每一相应底部电极440的传导纤丝蔓延实质上受限于角锥形尖端432，因为电场自然地集中于具有最小曲率半径的点、边缘或表面处。因此，角锥形尖端432越尖锐，纤丝产生的电场就越集中，且有效纤丝形成区域A_FF因此越小。因此，大体上呈三角形的尖端形底部电极440可提供实质上比常规底部电极结构少的有效纤丝形成区域A_FF。

图8A到8C说明根据本发明的一个实施例的用于形成电阻式存储器单元结构(例如CBRAM或ReRAM单元结构)(其包含具有在指向上尖端处汇合的三个倾斜侧面的角锥形底部电极)的实例方法中的步骤。

图8A是形成于绝缘体500中的底部电极连接件506的二维图案的俯视图，其(例如)类似于图4A2、5A2、6A2及7A2中所展示的视图。如图中所展示，与图4A2、5A2、6A2及7A2中所展示的对准n行乘m列图案相反，底部电极连接506布置于形成六边形图案的交错行中。

图8B是形成于沉积于底部电极连接区域506上的底部电极层510上的经图案化硬掩模层512的俯视图，其(例如)类似于图4D2、5E2、6D2及7C2中所展示的视图。如图中所展示，使用位于下伏底部电极连接区域506之间(即，非上覆)的区域中的圆形开口524的二维阵列来图案化掩模层512。

最后，图8C是通过(例如)以类似于上文所讨论的实例实施例的方式通过图8B中所展示的圆形开口524的二维阵列蚀刻底部电极层510且接着移除硬掩模512而形成的底部电极540的二维图案的俯视图。通过每一硬掩模开口524的蚀刻范围由图8C中的大圆536展示。蚀刻过程之后余留的底部电极层510的部分界定角锥形底部电极540的阵列，其(例如)类似于上文所描述的通过图7B1到7G2中所展示的步骤而形成的角锥形底部电极440。然而，不同于角锥形底部电极440，图8C中所展示的角锥形底部电极540具有三个而非四个倾斜侧面，其归因于经图案化硬掩模层512中的开口524的布置。即，每一角锥形底部电极540具有在指向上尖端532处汇合的三个倾斜侧壁。在一个实施例中，归因于形成角锥形形状的蚀刻过程，每一角锥形底部电极540的三个倾斜侧壁呈三角形或大体上呈三角形且是凹面的或大体上呈凹面的。

使用图8A到8C中所展示的六边形阵列可允许所得位单元的更紧密堆积，例如，通过将用于特定数目个位单元的阵列区域比矩形“n×m”阵列减小(√3)/2(即，约13％)。

如同上文所讨论的尖锐底部电极，从每一底部电极540的传导纤丝蔓延实质上受限于角锥形尖端532，因为电场自然地集中于具有最小曲率半径的点、边缘或表面处。因此，大体上呈三角形的尖端形底部电极540可提供实质上比常规底部电极结构少的有效纤丝形成区域A_FF。

虽然本发明中已详细地描述所揭示的实施例，但是应了解，可在不背离本发明的精神及范围的情况下对所述实施例作出各种改变、替代及变更。