包括N型和P型超晶格的电子装置的制作方法

本申请要求2014年5月27日提交的且标题为“包括N型和P型超晶格的电子装置(Electronic Devices Comprising N-type and P-type Superlattices)”的澳大利亚临时专利申请号2014902010和2014年5月27日提交的且标题为“N型和P型超晶格及其制造(N-type and P-type Superlattices and Fabrication Thereof)”的澳大利亚临时专利申请号2014902009的优先权，所述两个申请均以引用的方式以其全文并入本文。

技术领域

本发明涉及半导体、电子装置及其制造。具体地讲，本发明涉及改变半导体的电性质和光学性质。

背景技术：

在半导体制造工艺中，半导体材料的电性质诸如传导类型可变化。通常，半导体可掺杂有施主杂质以使它们的导电性变为其中存在过量电子的n型或掺杂有受主杂质以使它们的导电性变为其中存在过量空穴的p型。

当半导体的电子带隙E_G显著大于三个电子伏特(即，E_G≥3eV)时，半导体被视为宽带隙半导体。由III族金属氮化物材料诸如氮化铝(AlN)或氮化铝镓(Al_xGa_1–xN)形成的宽带隙半导体也因为它们的高成形温度而称为耐火材料。应当理解的是，术语III族金属指的是从元素周期表的硼族元素中选出的原子。特别感兴趣的是III族金属氮化物材料，其可能通常掺杂有施主杂质种类诸如IV族原子种类(例如，硅(Si))以使导电性变为n型。相反地，III族金属氮化物掺杂有受主杂质诸如II族原子种类(例如，镁(Mg))以使导电性变为p型。由III族金属氮化物材料形成的半导体用于制造电子装置诸如大功率晶体管和光学装置诸如发光二极管(LED)。

在装置中使用III族金属氮化物材料的一个问题是在传统装置制造工艺中，很难在铝(Al)含量相对高的III族金属氮化物材料诸如Al_xGa_1–xN(其中x大于约0.5)中实现高水平的激活掺杂密度。进一步发现，在所有III族金属氮化物半导体中，尤其很难获得电子级水平的激活p型掺杂(N_A≥10¹⁸cm^-3)，这对于Al％较高的膜来说加剧。由Al_xGa_1–xN和Al_yIn_1–yN形成的Al％较高的膜，分别对于x≥0.6且y≥0.7的情况来说，晶体动量区中心附近(即，直接间隙的附近)的价带的能量排序经历了跃迁。这使得对于电子装置和光电装置来说，高水平的激活空穴的实现进一步复杂化。

共沉积技术通常用于将所选择的掺杂剂杂质结合到块状Al_xGa_1–xN材料中。然而，这些技术往往不能达到预期的激活掺杂密度。在块状III族氮化物膜外延形成期间共沉积的掺杂剂杂质趋向于偏析到生长膜的表面或不容易结合到III族金属氮化物晶体结构的替代性金属晶格部位。因此，杂质掺杂剂并不很好地结合到基质III族金属氮化物材料中。据实验发现，为了在III族金属氮化物薄膜中实现充分的电激活掺杂剂浓度，需要在外延层形成期间加入相对高水平的杂质原子掺杂剂，以补偿所述杂质掺杂剂的不良结合，典型地超过溶解度极限。在同时实现以下目标的过程中还存在进一步的基本折中选择：(i)高度电激活的掺杂剂浓度；以及(ii)高品质的晶体结构膜。也就是说，在共沉积期间需要掺杂剂种类的高入射通量以将可用杂质原子的至少一部分(通常为1-10％)结合到生长III族金属氮化物膜中，这是以所得III族金属氮化物膜的结构质量降低的不利代价而实现的。

对于宽带隙半导体中的常规杂质原子掺杂还具有另一个基本限制，且特别是对于III族金属氮化物半导体来说。即使在基质晶体内实现了III族金属部位的理想替代掺杂，施主或受主的激活能E_act(D,A)通常较大，并且因此在室温下，仅可用过剩载流子的一小部分在基质内激活。

发光装置通常是基于相对载流子类型即电子和空穴在固定带隙半导体材料的给定空间区内的量子力学复合。光学带隙，其限定所述复合区，控制由电子和空穴的能量的转换而形成的光子发射光能。电子和空穴的供给由p型和n型储层提供，并且通常以PIN二极管的层状结构配置。PIN二极管包括p型层(空穴储层)、本征层和n型层(电子储层)。复合工艺基本上在本征区内发生并且一般形成为非故意掺杂(NID)的半导体。通过适当的电偏置，电子和空穴被同时注入到PIN二极管的本征层。应当理解的是，也可使用PN结二极管。

此外，当III族金属氮化物材料用于常规地制造紫外线(UV)LED时，UV LED是使用所选择的III族金属氮化物的不同成分的多个层构造，从而形成所谓异质结构。在异质结构的UV PIN或PN LED中，较宽带隙的III族金属氮化物材料用于形成LED的p型区和n型区中的至少一者，并且较窄带隙的III族金属氮化物材料用于形成LED的有源复合区。需要较宽带隙区以便在所述装置的外部提供低吸收率耦合件。也就是说，光生光必须能够从LED的内部区逸出。

异质结构UV LED的一个问题是，在任何III族金属氮化物异质结上，例如，在较宽带隙与较窄带隙之间的界面上，III族金属氮化物材料形成极大的内部极化场(诸如自发极化场和压电场)。这些内部极化场干扰了电荷载流子诸如电子和空穴在LED的有源区内的分布和传输，并且因此载流子复合由于极大的内部电极化场而显著减少，内部电极化场倾向于抑制电子和空穴的理想空间定位。实际上，内置的电极化场倾向于使电子波函数和空穴波函数在复合区中在空间上分离。也就是说，电子和空穴的电子空间概率分布(本领域技术人员称为量子力学波函数)并不对准并且因此所谓的重叠积分严重减弱，因而复合显著减少。因此，与其中不存在内部电极化场的等效情况相比，从LED发出的光量大幅减少。

技术实现要素：

迫切需要克服传统III族金属氮化物发光装置的上述限制。需要新的方法来在Al含量高的III族金属氮化物半导体材料中提供所需传导类型，使得杂质激活水平较高(即，N_A,D>10¹⁸cm^-3))并且需要新的方法来增强UV LED的发光效率。

本发明以一种形式，尽管不必是唯一的或实际上最广泛的形式，在于一种超晶格。具体地讲，所设计的层状单晶结构形成一种超晶格。所述超晶格提供p型导电性或n型导电性，并且包括交替的基质层和杂质层，其中：

所述基质层基本上由半导体材料组成；并且

所述杂质层基本上由对应的施主材料或受主材料组成。

优选地，所述半导体材料为III族金属氮化物半导体材料。

适当地，多个所述杂质层为基本上由施主材料组成的施主杂质层并且多个所述杂质层为基本上受主材料组成的受主杂质层。

适当地，所述杂质层在施主杂质层与受主杂质层之间交替。

本发明以另一种形式，尽管不必是最广泛的形式，在于一种电子装置，所述电子装置包括：

n型超晶格，所述n型超晶格提供n型导电性；以及

p型超晶格，所述p型超晶格提供p型导电性；

所述n型超晶格包括交替的基质层和施主杂质层，其中：

所述基质层基本上由III族金属氮化物半导体材料组成；并且

所述施主杂质层基本上由对应的施主材料组成；

所述p型超晶格包括交替的基质层和受主杂质层，其中：

所述基质层基本上由所述III族金属氮化物半导体材料组成；并且

所述受主杂质层基本上由对应的受主材料组成。

优选地，所述电子装置为紫外线发光二极管或紫外线光检测器。

适当地，所述n型超晶格和所述p型超晶格形成PN结。

适当地，电子装置进一步在所述n型超晶格与所述p型超晶格之间包括本征区以形成PIN结。

适当地，所述超晶格形成为层状PIN二极管。

适当地，所述本征区基本上由一种或多种III族金属氮化物半导体材料组成。

适当地，所述本征区具有沿生长方向变化的带隙。

适当地，所述本征区包括以下各项中的至少一者：纯III族金属氮化物半导体材料；III族金属氮化物半导体材料，包括至少一个晶体结构改性剂，其中所述晶体结构改性剂选自以下各项中的至少一者：氢(H)；氧(O)；碳(C)；稀土金属或镧系金属；以及非故意掺杂的(NID)III族金属氮化物半导体材料。

适当地，所述p型超晶格和/或所述n型超晶格的周期和/或占空比使得所述p型超晶格和/或所述n型超晶格对所述本征区的光子发射波长或光子吸收波长是透明的。

优选地，所述电子装置进一步包括邻近所述n型超晶格的缓冲区，所述缓冲区基本上由AlN和/或GaN形成。

适当地，所述缓冲区具有介于约1nm至约1μm之间的厚度。

适当地，所述缓冲区的厚度介于10nm与约1μm之间，或更优选地，介于100nm与500nm之间。

适当地，所述缓冲区包括超晶格，所述超晶格包括AlN和GaN与等效于所述III族金属氮化物半导体材料的块状成分的交替层。

适当地，所述缓冲区包括具有成分Al_xGa_1-xN，0≤x≤1的III族金属氮化物半导体材料中的至少一者的三元块状合金成分。

适当地，所述缓冲区包括具有形式(A_xB_1-x)₂O₃的III族金属氧化物，其中A和B选自Al、In和Ga中的至少两者。

优选地，所述电子装置进一步包括衬底。

优选地，所述衬底所用的材料可选自以下各项之一：天然III族金属氮化物材料诸如AlN或GaN；金属氧化物材料诸如蓝宝石、氧化镁(MgO)或氧化锌(ZnO)；硅(Si)；碳化硅(SiC)；氟化钙CaF₂)；非晶玻璃上的晶体薄膜半导体；或金属上的薄膜晶体半导体。

适当地，所述电子装置在所述n型超晶格与所述衬底之间包括缓冲区。

适当地，所述电子装置在所述p型超晶格与所述衬底之间包括缓冲区。

适当地，电子装置进一步包括邻近所述p型超晶格的p型接触层和形成于所述p型接触层上的p型接触。

适当地，所述p型接触对于所述电子装置的发射波长是基本上反射性的。

适当地，所述p型接触包括一个或多个窗口或开口以使得光能够离开所述电子装置。

适当地，所述电子装置进一步包括邻近所述n型超晶格形成的n型接触。

适当地，所述电子装置进一步包括邻近所述衬底的欧姆接触层。

适当地，所述衬底和所述欧姆接触层包括一个或多个窗口或开口以使得光能够离开所述电子装置。

适当地，所述电子装置进一步包括邻近且垂直于所述p型超晶格和所述n型超晶格的钝化层以隔离传导路径。

适当地，所述钝化层由与所述基质层的所述III族金属氮化物半导体材料相比具有更宽带隙的宽带隙材料组成。

适当地，所述钝化层基本上由Al_xO_y组成，其中0<x≤2且0<y≤3。

适当地，所述n型超晶格和/或所述p型超晶格受到拉伸应变或压缩应变。

适当地，所述n型超晶格或所述p型超晶格具有电子波函数和空穴波函数，并且所述电子波函数的峰值没有在空间上与所述空穴波函数的峰值对准。

适当地，所述p型超晶格和所述n型超晶格各自包括至少10个基质层和至少10个施主杂质层或受主杂质层。

适当地，所述p型超晶格的周期和/或所述n型超晶格的周期是统一的。

适当地，所述p型超晶格的周期和/或所述n型超晶格的周期是不统一的。

适当地，所述基质层包括非故意掺杂的III族金属氮化物半导体材料。

本发明以另一种形式，尽管不必是最广泛的形式，在于一种经由成膜工艺制作p型超晶格或n型超晶格的方法，所述方法包括以下步骤：

a.将衬底装载到反应室中；

b.将所述衬底加热到成膜温度；

c.在所述衬底上形成基本上由III族金属氮化物半导体材料组成的基质层；

d.在所述基质层上形成第一氮终端表面；

e.在所述第一氮终端表面上形成基本上由对应的施主材料或受主材料组成的杂质层；

f.在所述杂质层上形成氮层以形成第二氮终端表面；

g.在所述第二氮终端表面上形成基本上由所述III族金属氮化物半导体材料组成的基质层；

h.重复步骤(d)至(g)直到所述超晶格达到所需厚度或包括所需数量的层。

适当地，所需数量的层为至少10个基质层和至少10个杂质层。

适当地，所述成膜工艺为真空沉积工艺、分子束外延工艺或气相沉积工艺。

适当地，所述成膜温度介于约200℃与约1200℃之间。

适当地，所述成膜温度介于约500℃与约850℃之间。

适当地，所述超晶格的所述所需厚度介于约50nm与约5μm之间。

适当地，反应室缺乏足够的氢(H)、氧(O)和碳(C)种类，从而不会影响所述超晶格的电子质量或结构质量。

适当地，所述方法包括生长中断，用于使用受激分子氮种类来进行氮终端表面制备。

适当地，所述基质层和所述杂质层具有预定的晶体极性。

适当地，所述预定的晶体极性为沿着生长方向的基本上金属极极性或氮极性。

适当地，所述III族金属氮化物半导体材料中的III族金属包括以摩尔计至少约50％的Al。

适当地，所述半导体材料或III族金属氮化物半导体材料选自以下各项中的至少一者：氮化铝(AlN)；氮化铝镓(Al_xGa_1-xN)，其中0<x<1；氮化铝铟(Al_xIn1_-xN)，其中0<x<1；氮化铝镓铟(Al_xGa_yIn_1-x-yN)，其中0<x<1、0<y<1且x+y<1。

适当地，所述施主材料选自以下各项中的至少一者：硅(Si)；锗(Ge)；硅锗(Si_xGe_1-x)，其中0<x<1；晶体氮化硅(Si_xN_y)其中0<x<3&0<y<4；晶体氮化锗(Ge_xN_y)，其中0<x<3且0<y<4；晶体氮硅化铝镓(Si_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0；以及晶体氮化锗铝镓(Ge_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0。

适当地，所述受主材料选自以下各项中的至少一者：镁(Mg)；锌(Zn)；碳(C)；晶体氮化镁(Mg_xN_y)，其中x>0且y>0；晶体氮化锌(Zn_xN_y)，其中x>0且y>0；氮化镁铝镓(Mg_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0；以及氮化锌铝镓(Zn_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0。

适当地，所述施主材料或所述受主材料包括元素周期表的镧系元素中的原子种类中的一者或多者。

适当地，所述施主材料或所述受主材料包括大部分钆(Gd)。

适当地，所述施主材料或所述受主材料选自公式为L_xN_y的晶体镧系元素氮化物成分，其中L为镧系元素原子的至少一个种类并且N为氮，其中0<x≤3且0<y≤2。

适当地，所述施主材料或所述受主材料为氮化钆Gd_xN_y，其中0<x≤3且0<y≤2。

优选地，所述超晶格包括至少10个基质层和至少10个杂质层。

适当地，所述基质层具有彼此类似的厚度和/或所述杂质层具有彼此类似的厚度。

适当地，后续基质层具有显著不同的厚度和/或后续杂质层具有显著不同的厚度。

适当地，所述基质层各自具有介于约1nm与约25nm之间的厚度。

适当地，所述基质层各自具有至少半个单层和至多10个单层的厚度。

适当地，所述杂质层各自具有介于约0.25nm与约2nm之间的厚度。

适当地，所述杂质层各自具有至少半个单层和少于五个单层的厚度。

适当地，所述杂质层各自具有至少一个单层和少于或等于两个单层的厚度。

适当地，每个施主杂质层和/或每个受主杂质层为所述施主材料或所述受主材料的原子的单层。

适当地，所述杂质层各自形成六边形晶体网格并且所述基质层具有纤维锌矿晶体结构。

适当地，所述半导体材料为硅烯或石墨烯。

适当地，所述杂质层平面上的所述施主材料或所述受主材料的原子之间的平均间距小于1nm。

适当地，所述杂质层平面上的所述施主材料或所述受主材料的原子之间的平均间距为约0.1nm

适当地，后续杂质层隔开一定距离，以使得由所述施主材料或所述受主材料的所述原子诱发的电子势阱中的所述电子波函数和/或所述空穴波函数在空间上重叠。

附图说明

将附图与以下详细描述合并并且形成说明书的一部分，并且用于进一步说明包括要求保护的本发明的概念的各种实施方案，并且解释这些实施方案的各种原理和优点，其中在附图中，贯穿各个视图，相同的参考数字表示相同或者功能相似的元件。

图1为根据本发明的实施方案的超晶格的截面图。

图2A为包括单个施主杂质层的超晶格中的最低导带Γ(k＝0,z)的能带图。

图2B为包括三个施主杂质层的超晶格中的最低导带(k＝0,z)的能带图。

图3A为包括三个受主杂质层的超晶格中的晶体场分割(CH)、重空穴HH)和轻空穴(LH)价带能的能带图。

图3B为图3A的CH价带中的空穴波函数的能带图。

图3C为图3A的HH价带中的空穴波函数的能带图。

图3D为图3A的LH价带中的空穴波函数的能带图。

图4为根据本发明的实施方案的根据一些实施方案制作超晶格的方法的流程图。

图4A为用于形成图1所示超晶格的快门调制序列的示意图。

图5为根据本发明的实施方案的电子装置的截面图。

图5B为包括n型超晶格、p型超晶格和本征区的PIN装置的空间能带结构的曲线图。

图6为基于图5所示电子装置的结构的包括n型接触和p型接触的示例LED装置的截面图。

图7为图6所示示例LED装置的本征层中的光吸收作为LED装置中的本征层的位置和光波长的函数的曲线图。

图8A为在p型接触中具有开口以使得光能够穿过LED装置的顶部发出的示例LED装置的截面图。

图8B为其中n型接触已替换为欧姆接触的另一示例LED装置的截面图。

图9为图8B所示的被适配成具有穿过衬底和欧姆接触的窗口的示例LED装置的截面图。

图10A为具有由氮化铝镓(Al_0.7Ga_0.3N)组成的基质层和由硅(Si)组成的十九个施主杂质层的n型超晶格的导带能的能带图。

图10B为与图10A相同的n型超晶格中的价带能的能带图。

图11A为在松弛GaN缓冲层上形成有由Al_0.7Ga_0.3N组成的基质层和由镁(Mg)组成的十九个受主杂质层的受到拉伸应变的p型超晶格中的导带能的能带图。

图11B为与图11A相同的p型超晶格中的价带能的能带图。

图12A为在松弛的AlN缓冲层上形成有有由Al_0.7Ga_0.3N组成的基质层和由Mg组成的十九个受主杂质层的受到压缩应变的p型超晶格中的导带能的能带图。

图12B为与图12A相同的p型超晶格中的价带能的能带图。

图13A为与图12A相同的超晶格中的相对于导带绘出的19个能量最低的量子化电子波函数的曲线图。

图13B为与图12B相同的超晶格中的相对于CH带绘出的19个能量最低的量子化空穴波函数的曲线图。

本领域技术人员应当了解的是，附图中的元件被简便和清楚地示出，并且不必按比例绘制。例如，附图中的某些元件的尺寸相对于其他元件可能会夸大，以帮助增进对本发明实施方案的理解。

超晶格、电子装置和方法部件已在附图中在适当处由传统符号表示，仅显示与理解本发明的实施方案有关的那些特定细节，以避免因对于受益于本文描述的益处的本领域技术人员容易明显的细节而模糊本公开。

具体实施方式

超晶格

根据一个方面，本发明在于一种提供p型或n型导电性的超晶格。所述超晶格包括交替的基质层和杂质层。所述基质层基本上由半导体材料组成，并且所述杂质层基本上由对应的施主材料或受主材料组成。例如，基质层由非故意掺杂(NID)的半导体材料形成并且杂质层由一种或多种对应的施主材料或受主材料形成。所述超晶格可经由成膜工艺形成，如以下参考图4和图4A进一步描述。在优选实施方案中，超晶格形成为层状单晶结构。在优选实施方案中，超晶格为短周期超晶格。

超晶格可被视为包括多个单位晶胞，所述多个单位晶胞各自由基质层和杂质层组成。然而，在替代实施方案中，单位晶胞可包括一个基质层和两个或更多个杂质层。超晶格的电性质和光性质可通过改变单位晶胞的周期和占空比而变化。在优选实施方案中，超晶格包括具有均匀周期性的单位晶胞。然而，在替代实施方案中，超晶格包括具有非均匀周期性的单位晶胞。例如，所述周期通过改变基质层和/或杂质层的厚度而沿着超晶格线性地变化。

超晶格的周期定义为相邻杂质层或相邻单位晶胞中的杂质层之间的中心间距。每个单位晶胞的占空比均定义为单位晶胞中基质层的厚度与杂质层的厚度的比。

在优选实施方案中，半导体材料为III族金属氮化物半导体材料。具体地讲，半导体材料为III族金属氮化物半导体材料，其中III族金属氮化物半导体材料中的III族金属包括以摩尔计至少约50％的铝。

超晶格展现出优于经由传统方法掺杂的半导体材料的几个优势。超晶格不需要在半导体材料形成期间使掺杂剂杂质共沉积并且大幅减少或完全消除掺杂剂杂质在成膜工艺期间偏析到半导体材料表面的现有技术的问题。超晶格还可提供较大过量的自由载流子。

在基质层基本上由Al含量高的III族金属氮化物半导体材料组成的情况下，超晶格实现了高水平的n型或p型导电性并且激活载流子浓度不会随着Al含量的增大而显著减小。因此，本发明可在Al含量高的III族金属氮化物半导体中提供高度激活的n型或p型导电性。

图1为根据本发明的实施方案的包括衬底110和超晶格115的结构100的截面图。超晶格115形成在衬底110的顶部。在一个实施例中，衬底110所用的材料为c平面取向中的氧化铝诸如蓝宝石，并且衬底110具有约600μm的厚度。然而，也可使用其他合适的衬底材料或衬底厚度。例如，衬底所用的材料可选自以下各项之一：天然III族金属氮化物材料诸如AlN或GaN；另一种金属氧化物材料诸如氧化镁(MgO)或氧化锌(ZnO)；硅(Si)；碳化硅(SiC)；氟化钙(CaF₂)；非晶玻璃上的晶体薄膜半导体；或金属上的薄膜晶体半导体。

超晶格115包括交替形成的基质层120-n和杂质层130-n。如图1的示例所示，超晶格115按顺序包括基质层120-1、杂质层130-1、基质层120-2、杂质层130-2、基质层120-3、杂质层130-3和基质层120-4。包括基质层120-n和相邻杂质层130-n的每一对组成单位晶胞。例如，基质层120-1和杂质层130-1一起组成单位晶胞。

在图1所示的实施方案中，示出了基质层120-n中的四个和杂质层130-n中的三个(即，三个半单位晶胞)，但可形成任意数量的交替的基质层120-n和杂质层130-n以创建具有厚度t1的超晶格115。例如，在优选实施方案中，超晶格115包括至少10个单位晶胞并且可包括成百上千个单位晶胞。超晶格115的厚度t1介于约50nm与约5μm之间。在优选实施方案中，厚度t1为约250nm。

参考图1所示的放大部分，基质层120-n各自具有厚度t2。在优选实施方案中，厚度t2介于约1nm与约25nm之间。在一些实施方案中，基质层各自具有至少半个单层和至多10个单层的厚度。杂质层130-n各自具有厚度t3。在优选实施方案中，厚度t3介于约0.25nm与约2nm之间。在一些实施方案中，厚度t3为约1nm。在一些实施方案中，杂质层130-n各自具有至少半个单层和少于五个单层的厚度。在一些实施方案中，杂质层130-n各自具有至少一个单层和少于或等于两个单层的厚度。在优选实施方案中，杂质层平面上的施主材料或受主材料的原子之间的平均间距小于1nm并且更优选地为约0.1nm。

在优选实施方案中，基质层120-n基本上由III族金属氮化物半导体材料组成。III族金属氮化物半导体材料由一个或多个III族金属和氮组成。例如，半导体材料可选自以下各项中的至少一者：氮化铝(AlN)；氮化铝镓(Al_xGa_1-xN)，其中0<x<1；氮化铝铟(Al_xIn_1-xN)，其中0<x<1；氮化铝镓铟(Al_xGa_yIn_1-x-yN)，其中0<x<1、0<y<1且x+y<1。在优选实施方案中，一个或多个III族金属包括以摩尔计至少约50％的铝。

在优选实施方案中，杂质层130-n基本上由与III族金属氮化物半导体材料相对应的施主材料或与III族金属氮化物半导体材料相对应的受主材料组成。然而，在一些替代实施方案中，多个杂质层为基本上由与半导体材料相对应的施主材料组成的施主杂质层并且多个杂质层为基本上由与半导体材料相对应的受主材料组成的受主杂质层。例如，杂质层可在施主杂质层与受主杂质层之间交替。

在杂质层130-n基本上由施主材料组成的情况下，超晶格提供n型导电性。例如，施主材料可选自以下各项中的至少一者：硅(Si)；锗(Ge)；硅锗(Si_xGe_1-x)，其中0<x<1；晶体氮化硅(Si_xN_y)，其中0<x<3且0<y<4；晶体氮化锗(Ge_xN_y)，其中0<x<3且0<y<4；晶体氮化硅铝镓(Si_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0；以及晶体氮化锗铝镓(Ge_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0。

在杂质层130-n基本上由受主材料组成的情况下，超晶格提供p型导电性。例如，受主材料可选自以下各项中的至少一者：镁(Mg)；锌(Zn)；碳(C)；晶体氮化镁(Mg_xN_y)，其中x>0且y>0；晶体氮化锌(Zn_xN_y)，其中x>0且y>0；氮化镁铝镓(Mg_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0；以及氮化锌铝镓(Zn_u[Al_xGa_1-y]_zN_v)，其中u>0、x>0、0<y<1、z>0且v>0。

在一些实施方案中，施主材料或受主材料包括元素周期表的镧系元素中的原子种类中的一者或多者。例如，施主材料或受主材料包括大部分钆(Gd)。施主材料或受主材料也可以是公式为L_xN_y的晶体镧系元素氮化物成分，其中L为镧系元素原子的至少一个种类并且N为氮，其中0<x≤3且0<y≤2。更优选地，施主材料或受主材料为氮化钆(Gd_xN_y)，其中0<x≤3且0<y≤2。

在一些实施方案中，杂质层130-n各自形成六边形晶体网格并且基质层具有纤维锌矿晶体结构。在一些实施方案中，在基质层具有纤维锌矿晶体结构的情况下，半导体材料为硅烯或石墨烯。

在相邻基质层120-n之间插入的每个杂质层130-n形成空间上受限制的势阱片材，这在超晶格115中有效地形成了大量n⁺型或p⁺型材料。例如，在基质层120-1与基质层120-2之间插入的杂质层130-1中形成了第一势阱片材。在基质层120-2与基质层120-3之间插入的杂质层130-2中形成了第二势阱片材。在基质层120-3与基质层120-4之间插入的杂质层130-3中形成了第三势阱片材。势阱的位置和幅度可通过改变杂质层130-n的周期性间距d1而变化。周期性间距d1是例如基于用于形成基质层120-n的半导体材料的带隙而确定。

杂质层130-n的周期性间距d1可通过改变基质层的厚度t2和/或杂质层的厚度t3而变化。在优选实施方案中，杂质层130-n的周期性间距d1介于约0.1nm与约10nm之间。

在图1所示的实施方案中，基质层120-n在多个单位晶胞的每一者中具有类似厚度并且杂质层130-n在多个单位晶胞的每一者中具有类似厚度。因此，周期性间距d1或周期是沿着超晶格均匀的。然而，在替代实施方案中，基质层130-n在每个后续单位晶胞中具有一个显著不同的厚度和/或杂质层130-n在每个后续单位晶胞中具有一个显著不同的厚度。在这些替代实施方案中，周期性间距d1可以是沿着超晶格不均匀的。

波函数为量子力学中描述粒子的量子态及其行为的概率幅。在一些实施方案中，超晶格115的杂质层130-n的周期性间距d1使得势阱中由后续杂质层130-n中的施主材料或受主材料的原子诱发的电子波函数Ψ在空间上重叠。由于杂质层130-n之间的电子波函数Ψ重叠，因此形成电子非定域“海”。例如，如果基质层120-n由AlN形成并且杂质层130-n的周期性间距d1为约1nm至10nm，那么这将实现电子穿过超晶格115的垂直传播。

在优选实施方案中，用于形成基质层120-n的半导体材料为宽带隙材料诸如AIN，所述宽带隙材料具有大约6eV的带隙，并且用于形成杂质层130-n的施主材料或受主材料为超薄窄带隙材料诸如Si。即使单晶Si的块状带隙为E_G(Si)＝1.1eV，设置在N终端基质表面上的一个连续单层厚的Si膜也适当地在一侧与N键结合并且充当简并性掺杂片材。Si原子的电荷不足为晶体提供自由电子。类似地，结合在AlN基质内的一个单层Mg片材生成多余空穴。超晶格导致沿着超晶格生长方向具有较高的载流子迁移率，因为载流子平均而言离电离杂质原子更远。因此，p型或n型超晶格的迁移率与基质半导体的传统均匀但随机掺杂的情况相比更高。宽带隙基质材料和窄带隙杂质材料的电子带隙之间的差异加上各自电子亲合能的较大差异有效地调节了超晶格中的导带能和价带能相对于费米能E_Fermi的位置。

基本上由施主材料组成的施主杂质层有效地调节了导带能朝向费米能E_Fermi的位置和价带能离开费米能E_Fermi的位置。施主杂质层通过将最低导带边缘Γ有效地拉到费米能E_Fermi下方而在局部区中提供n⁺型导电性。这将参考图2A和图2B进一步描述。

受主杂质层有效地调节了导带能离开费米能E_Fermi的位置和价带能朝向费米能E_Fermi的位置。受主杂质层通过将CH价带边缘有效地移动得更靠近费米能E_Fermi而在局部区中提供p⁺型导电性。这将参考图3A和图3B进一步描述。

图2A示出了在两个基质层之间包括单个施主杂质层的超晶格中的最低导带Γ(k＝0,z)的能带图200。基质层基本上由AlN组成并且施主杂质层基本上由Si组成。能带图200示出了最低直接导带Γ(k＝0,z)作为穿过结构或超晶格的一部分的距离z的函数。施主杂质层通过将最低导带Γ(k＝0,z)边缘有效地拉到费米能E_Fermi下方而在局部区中提供n⁺型导电性。施主杂质层的厚度为1nm，但也可选择为小到半个单层。施主原子的组成施主杂质层的基本上二维(2D)片材表示二维片材施主浓度N^2D_i。片材内的施主原子之间的平均间距d_i为大约d_i～(N^2D_i)^-1，使得等效的3D施主密度可定义为N^3D_i＝(N^2D_i)^3/2。因此，施主原子的2D片材在晶体内施加较大的静电势。使用自给泊松薛定谔方程来对由于2D片材引起的所得带结构求解。因此，在超过施主杂质层的厚度的距离阱内对导带结构改性。

施主杂质层诱发势阱，指定为A。能带图200示出相对于最低直接导带Γ(k＝0,z)绘出的三个最低的能量受限且量子化的空间电子波函数Ψ^C_n＝₁(z)、Ψ^C_n＝₂(z)和Ψ^C_n＝₃(z)。能带图200表明Ψ^C_n＝1(z)波函数的峰值被定位到所诱发的势阱A。Ψ^C_n＝1(z)波函数的基部在基质层中低于费米能E_Fermi并且峰值在施主杂质层中高于费米能E_Fermi，从而在施主杂质层中形成高度激活区。这个施主杂质层因此诱发沿着施主杂质层的平面延伸的简并性电子浓度。这将与由杂质原子随机掺杂的单晶基质进行比较。在随机块状掺杂的情况下，隔离的杂质原子部位之间的耦合通常太大以至于不能实现杂质波函数耦合。实现杂质波函数耦合而需要的随机块状掺杂晶体中的掺杂密度大于基质半导体内的杂质的溶解度极限。因此，本发明的方法教导高效杂质密度的有益属性，而不会损害基质半导体的结构性。

图2B示出了包括三个施主杂质层和四个基质层的超晶格中的最低导带Γ(k＝0,z)的能带图250。基质层基本上由单晶AlN组成并且施主杂质层基本上由Si组成作为施主片材。能带图250示出了最低直接导带Γ(k＝0,z)作为穿过超晶格的距离z的函数。施主杂质层通过将最低导带Γ(k＝0,z)有效地拉到费米能E_Fermi下方而提供n⁺型导电性。施主杂质层各自的厚度为1nm，并且杂质层之间的距离为5nm。施主杂质层诱发三个势阱，指定为A、B和C。

能带图250示出相对于导带Γ(k＝0,z)绘出的三个最低的能量受限且量子化的空间电子波函Ψ^C_n＝₁(z)、Ψ^C_n＝₂(z)和Ψ^C_n＝₃(z)。能带图250表明，电子波函数Ψ^C_n＝1(z)、Ψ^C_n＝2(z)和Ψ^C_n＝3(z)的峰值被定位到所诱发的势阱A、B和C。Ψ^C_n＝1(z)波函数的基部位于费米能E_Fermi下方并且在施主杂质层和基质层中形成高度激活区。电子波函数Ψ^C_n＝1(z)、Ψ^C_n＝2(z)和Ψ^C_n＝3(z)的最低位的量子化能均位于费米能E_Fermi下方，从而在区40<z<60nm中沿着生长方向生成在空间上定位的电子状态。三重施主杂质层，各自具有1nm的宽度，因而形成高度激活且移动的施主浓度。应当理解的是，所诱发的高度电子密度在基本上垂直于生长方向z的层的平面上延伸。

图3A示出了包括三个受主杂质层和四个基质层的超晶格中的晶体场分割CH(k＝0,z)、重空穴HH(k＝0,z)和轻空穴LH(k＝0,z)价带能的能带图300。基质层基本上由AlN组成并且受主杂质层基本上由Mg的二维片材组成。能带图300示出了三个价带能CH(k＝0,z)、HH(k＝0,z)和LH(k＝0,z)作为穿过超晶格的距离z的函数。受主杂质层130各自的厚度为1nm，并且受主杂质层各自之间的距离为5nm。

三个受主杂质层在三个价带CH(k＝0,z)、HH(k＝0,z)和LH(k＝0,z)的每一者内诱发势阱(指定为A、B和C)。CH(k＝0,z)价带为最高能带。在CH(k＝0,z)价带中，所诱发的势阱移至费米能E_Fermi之上，从而在超晶格的在受主杂质层处的局部区中提供p⁺型导电性。

图3B示出了图3A的超晶格的CH价带中的空穴波函数的能带图320。能带图320示出了CH(k＝0,z)价带作为穿过超晶格的距离z的函数。能带图320还示出相对于CH(k＝0,z)价带边缘绘出的最低的能量受限且量子化的空间空穴波函数Ψ^CH_n＝₁(z)和Ψ^CH_n＝_2,3(z)。能带图320表明空穴波函数Ψ^CH_n＝1(z)和Ψ^CH_n＝2,3(z)的峰值被定位到CH(k＝0,z)价带中所诱发的势阱。空穴波函数Ψ^CH_n＝1(z)和Ψ^C_n＝2(z)的受限的量子化的能量本征态高于费米能E_Fermi，并且因此形成简并性空穴密度。

图3C示出了图3A的超晶格的重空穴(HH)价带中的空穴波函数的能带图340。参考图3C，能带图340示出HH(k＝0,z)价带边缘作为穿过超晶格的距离z的函数。能带图340还示出相对于HH(k＝0,z)价带绘出的最低能量的量子化空间空穴波函数Ψ^HH_n＝₁(z)和Ψ^HH_n＝_2,3(z)。能带图340表明空穴波函数在空间上被定位到所诱发的势阱。然而，应当指出的是，对应的导带将仅为电子提供两个势阱。在导带中沿着z进行的电子传输因此将经历大的势垒，所述势垒具有由各自本征能量限定的谐振隧穿状态。也就是说，一般来说，对于基质层均具有相同成分且杂质层均具有相同类型(即，施主或受主)的情况来说，将会存在因而形成的超晶格，所述超晶格包括N个施主杂质层、N个导带势阱和N-1个价带势阱。相反，对于包括N个受主层的超晶格来说，仍然存在N个价带势阱和N-1个导带势阱。

图3D示出了图3A的超晶格的轻空穴(LH)价带中的空穴波函数的能带图360。能带图360示出LH(k＝0,z)价带作为穿过超晶格的距离z的函数。能带图360还示出相对于LH(k＝0,z)价带绘出的最低能量的量子化的空间空穴波函数Ψ^LH_n＝₁(z)、Ψ^LH_n＝₂(z)和Ψ^LH_n＝₃(z)。能带图360表明LH波函数在空间上被定位到杂质层所诱发的势阱。n＝1LH量子化能不高于费米能级并且相对于LH带边缘形成非简并性LH分布。

以上描述的超晶格和超晶格各部分可提供高水平的n型导电性或p型导电性。

超晶格的光性质和电性质可通过改变单位晶胞的周期和/或占空比而变化。例如，超晶格可被制作成对电子装置的设计波长是透明的，从而实现光穿过超晶格从电子装置传播出来或传播到电子装置。杂质层之间的短周期和/或小间距诱发所谓的II型带结构，其中导带最小值与价带最大值在空间上不一致。这种具有II型实空间带结构的超晶格诱发间接能量动量分散并且因此使得相对于基质层的隔离的块状半导体材料的基本超晶格带隙附近的光吸收减少。

也就是说，超晶格可使用本文中的教导来设计以产生具有II型带结构的II型超晶格。

此外，包括大大局限于杂质层的高密度杂质种类的超晶格在杂质层平面内的杂质原子波函数之间产生大的耦合。增强杂质层平面内的相邻杂质原子或种类之间的耦合与稀疏掺杂情况相比减少了杂质的激活能E_act(SL)，其中相同的杂质种类在具有激活能E_act(i:bulk)的单晶半导体基质材料内随机且稀疏地替换。

这个激活能(通过超晶格方法减小)产生E_act(SL)<E_act(i:bulk)并且因此对于给定操作温度来说产生较高的激活载流子密度。这对于宽带隙基质半导体来说特别有利，诸如在基质层中。

这种电子装置在以下参考图5至图13进行了描述。

制作超晶格的方法

根据另一方面，本发明的实施方案涉及一种经由成膜工艺制作超晶格的方法。在优选实施方案中，超晶格为p型或n型超晶格且经由基本上二维薄膜形成工艺制成。然而，所述方法还可用于制作本文所述的任何超晶格(例如，用于电子装置的具有p型和n型区以及在某些情况下本征区的超晶格)。成膜工艺可为例如真空沉积工艺、分子束外延(MBE)工艺、气相沉积工艺、化学沉积工艺或任何其他能够精确地形成给定厚度范围为0.1nm至100nm的层的形成工艺。

例如，成膜工艺为MBE工艺，III族金属氮化物半导体材料被选择作为宽带隙半导体AlN并且施主材料被选择作为Si。机械快门与每个材料源(例如，Al、N和Si)相关联。每个快门均被定位在种类的从材料源发出的光路中，所述光路与源和衬底沉积平面之间的光束视线相交。快门用于调节每个材料源种类的输出作为所述沉积平面上的源材料的给定校准到达率的时间的函数。当打开时，每个快门均允许对应的种类撞击沉积表面并且加入外延层生长。当关闭时，每个快门均防止对应的种类撞击沉积表面并且因此阻止各自的种类结合在给定膜内。快门调制工艺可用于在超晶格的交替设置的层之间容易地形成原子中断界面。在图4A中示出用于这种成膜工艺的快门序列150。所述方法现在将参考图4更详细地描述。

图4为经由成膜工艺制作超晶格的方法400的流程图。方法400包括以下步骤。

在步骤410，将衬底制备成具有所需晶体对称性和清洁度无不利杂质的表面。将衬底装载到反应室例如MBE反应室中，且接着将衬底加热到成膜温度。在一些实施方案中，成膜温度介于约200℃与约1200℃之间。在一些实施方案中，成膜温度介于约500℃与850℃之间。在优选实施方案中，反应室缺乏足够的水、碳氢化合物、烃(H)、氧(O)和碳(C)种类，以便不影响超晶格的电子或结构质量。

在步骤420，基本上由III族金属氮化物半导体材料组成的第一基质层120-n经由成膜工艺形成在所制备的衬底110上。基质层120-n形成为具有厚度t2。例如，如果成膜工艺为MBE并且III族金属氮化物半导体材料为AlN，那么与元素铝和受激分子氮的源相关联的快门打开且形成AlN层。在这个示例中，元素铝的源可为传统的泻流单元并且受激分子氮种类的源可为等离子体源。可经由等离子体使用其他有源氮源例如氨和有源氨。

在步骤430，第一基质层120-n的形成被中断并且基本上由对应的施主材料或受主材料组成的第一杂质层130-n使用成膜工艺来形成。杂质层130-n形成为厚度t3。在优选实施方案中，在形成第一杂质层之前在第一基质层上形成第一氮终端表面并且在第一氮终端表面上形成第一杂质层130-n。例如，如果成膜工艺为MBE，III族金属氮化物半导体材料为AlN并且施主材料为Si，那么与铝源相关联的快门关闭并且氮种类层沉积以形成氮终端表面。与有源氮种类相关联的快门随后关闭，与Si源相关联的快门打开并且在步骤420中所形成的第一基质层的整个表面顶部形成第一杂质层。在一个示例中，Si源为包括热解氮化硼(PBN)坩埚的元素硅泻流单元。在优选实施方案中，施主材料或受主材料吸附原子在氮终端表面上被用化学方法吸附和/或用物理方法吸附并且沉积基本上受到表面上的可用氮键的自限。在一些实施方案中，表面被施主材料或受主材料过饱和并且施主材料或受主材料均被用物理方法吸附且用化学方法吸附。在一个示例中，沉积的杂质层为Si单层，其理想地形成具有与基质层的底表面相同的对称类型的重构表面。例如，如果基质层为纤维锌矿AlN，那么杂质层，作为Si单层，可形成在本文被称为硅烯的六边形网格。在另一个示例中，一个或多个Si层和N层，作为单层原子平面，可沿着生长方向以由-N-Si-N-Si-…-N形式的堆叠序列沉积。

在步骤440，第一杂质层130-n的形成被中断并且第二基质层120-n使用成膜工艺来形成。在优选实施方案中，在形成第二基质层120-n之前，在杂质层上形成第二氮终端表面。例如，如果成膜工艺为MBE，III族金属氮化物半导体材料为AlN并且施主材料为Si，那么与Si源相关联的快门关闭，与有源氮种类相关联的快门打开，并且氮种类层沉积以形成氮终端表面。与铝源相关联的快门随后打开并且第二基质层使用成膜工艺来形成。基质层120-n的厚度t2是例如基于杂质层130-n之间的周期性间距d1和杂质层的厚度t3。

在步骤450，确定超晶格是否达到所需厚度t1。所需厚度沿着生长方向即垂直于层平面限定。如果实现所需厚度t1所需的单位晶胞或杂质层130-n的数量已实现，那么方法400前进到步骤470。然而，如果超晶格尚未达到所需厚度或尚未包括所需数量的层，那么方法400前进到步骤460。在优选实施方案中，所需数量的层为至少10个基质层120-n和至少10个杂质层130-n和/或所需厚度介于约50nm与约5μm之间。应当理解的是，大量周期可以沉积，诸如大约100个或1000个。

在步骤460，第二基质层的形成被中断并且第二杂质层使用成膜工艺来形成。例如，如果成膜工艺为MBE，III族金属氮化物半导体材料为AlN并且施主材料为Si，那么与铝源相关联的快门关闭并且氮种类层沉积到基质层形成氮终端表面。与有源氮种类相关联的快门随后关闭，与Si源相关联的快门打开并且先前在步骤440中所形成的基质层的整个表面顶部形成第二杂质层。方法400接着回到步骤440。

当超晶格的所需厚度或所需数量的层已实现时，在步骤470，成膜工艺暂停并且包括衬底110和超晶格的结构被从反应室移除。例如，材料源失效，反应室允许冷却，并且随后将结构从反应室移除。

在一些实施方案中，在步骤430和460中，杂质层130-n为施主材料或受主材料的单个原子层或单层。在一些实施方案中，杂质层130-n为施主材料或受主材料的至少一个单层和少于五个单层。在一些实施方案中，杂质层杂质层为施主材料或受主材料的至少一个单层和少于或等于两个单层。

在一个示例中，可形成Si或Mg的单个原子层以便为超晶格分别提供n型导电性或p型导电性。在另一个示例中，杂质层可为杂质吸附原子矩阵诸如单晶结构的1至5个原子层，诸如Si_xN_y，其中x>0且y>0或Mg_pN_q p>0且q>0。在另一个示例中，杂质层为Si_u(Al_xGa_1–x)_yN_v或Mg_u(Al_xGa_1–x)_yN_v的合金，其中x≥0、y≥0、u>0且v≥0。

在一些实施方案中，基质层120-n和杂质层130-n具有预定的晶体极性诸如沿着生长方向的基本上金属极极性或氮极性。

在一些实施方案中，基质层120-n和杂质层130-n具有由杂质层施加到基质层上的预定的应变。例如，超晶格可被设计成在使基质层相对于缓冲层和衬底处于双轴压缩或双轴拉伸状态，其中双轴压缩或双轴拉伸由杂质层诱发。例如，使用AlN基质层和Si杂质层形成的n型超晶格在AIN基质层中提供双轴压缩。

电子装置

根据另一方面，本发明在于一种电子装置，所述电子装置包括提供n型导电性的n型超晶格和提供p型导电性的p型超晶格。例如，电子装置可为UV LED或UV光检测器。具体地讲，电子装置可为在150nm至280nm之间的光波长范围内并且更优选地在190nm至250nm之间的光波长范围内操作的UV LED。

n型超晶格包括交替的基质层和施主杂质层。n型超晶格的基质层基本上由III族金属氮化物半导体材料组成并且施主杂质层基本上由对应的施主材料组成。p型超晶格包括交替的基质层和受主杂质层。p型超晶格的基质层基本上由III族金属氮化物半导体材料组成并且受主杂质层基本上由对应的受主材料组成。n型超晶格和p型超晶格可为上述超晶格115，并且III族金属氮化物半导体材料、施主材料和/或受主材料可为关于超晶格115描述的材料。

在一些实施方案中，n型超晶格和p型超晶格形成PN结。在其他实施方案中，电子装置进一步在n型超晶格与p型超晶格之间包括本征区以形成PIN结。这里，术语“本征区”按照惯例来使用并且并非旨在暗示本征区始终由近纯半导体材料形成。然而，在一些实施方案中，本征区基本上由一个或多个非故意掺杂的或纯的半导体材料，具体地讲基质层的一种或多种半导体材料形成。

在优选实施方案中，电子装置可被视为同质结装置，因为贯穿电子装置的电子层和光学层的大部分或全部使用相同的III族金属氮化物半导体材料。由于贯穿电子装置的电子层和光学层的大部分或全部使用相同的III族金属氮化物半导体材料，因此折射率贯穿电子装置的这些层相同。

在优选实施方案中，p型超晶格和/或n型超晶格的周期和/或占空比使得p型超晶格和/或n型超晶格对PN结的本征区或耗尽区的光子发射波长或光子吸收波长是透明的。这实现了光从PN结的本征区或耗尽区发出或被它们吸收以有效地进入或离开所述装置。理想地，通过从各自的n型和p型超晶格区注入的电子和空穴的有效复合而针对最优光学生成概率来设计耗尽区。

图5为根据本发明的实施方案的电子装置500的截面图。电子装置500为PIN装置并且包括衬底510、缓冲区520、n型超晶格530、本征区540和p型超晶格550。可通过在衬底510上顺序地形成缓冲区520、n型超晶格530、本征层540和p型超晶格550来产生所述装置。

衬底510具有厚度t4，在优选实施方案中，所述厚度介于约300μm与约1,000μm之间。在优选实施方案中，厚度t4被选择成与衬底510的直径成比例，以使得衬底直径越大，厚度t4越大。

在优选实施方案中，衬底510对于电子装置的设计波长基本上透明。设计波长可以是电子装置500的发射波长，其中电子装置500为UV LED，或者可为电子装置500的吸收波长，其中电子装置500为UV光检测器。在优选实施方案中，发射波长或吸收波长介于150nm与280nm之间，且优选地介于190nm与250nm之间。例如，衬底510可由对于UV光基本上透明的材料诸如蓝宝石形成。在优选实施方案中，衬底所用的材料可选自以下各项之一：天然III族金属氮化物材料诸如AlN或GaN；金属氧化物材料诸如蓝宝石、氧化镁(MgO)或氧化锌(ZnO)；硅(Si)；碳化硅(SiC)；氟化钙CaF₂)；非晶玻璃上的晶体薄膜半导体；或金属上的薄膜晶体半导体。

在替代实施方案中，衬底510对电子装置500的设计波长基本上不透明。例如，衬底510可由对UV光基本上不透明的材料诸如Si形成。衬底510可以是基本上绝缘或基本上传导的。例如，衬底510可由已掺杂到高传导水平的Si(111)形成。在一些实施方案中，光接入端口可任选地微加工或蚀刻以使用通孔经由商业CMOS处理中常用的技术实现有效的光提取。

缓冲区520具有厚度t5，在优选实施方案中，所述厚度介于约10nm与约1μm之间，并且优选地介于100nm与500nm之间。缓冲区520形成得充分厚以便在邻近于n型超晶格530的表面上具有低缺陷密度。例如，缓冲区520的缺陷密度为约10⁸cm^–3或更小。

在优选实施方案中，缓冲区520基本上由AlN和/或GaN组成，优选地作为块状材料。在一些实施方案中，缓冲区包括具有成分Al_xGa_1-xN,0≤x≤1的三元块状合金。在一些实施方案中，缓冲区包括具有形式为(A_xB_1-x)₂O₃的III族金属氧化物，其中A和B选自Al、In和Ga中的至少两者。

在一些实施方案中，缓冲区520包括形成于模板层上的缓冲层，其中缓冲层基本上由与n型超晶格530和p型超晶格550的基质层532相同的III族金属氮化物半导体材料组成并且模板层基本上由AlN组成。

在替代实施方案中，缓冲区520包括超晶格诸如短周期超晶格，由AIN和GaN与等效于基质层532的III族金属氮化物半导体材料的块状成分的交替层形成。这种超晶格结构可用于通过引入横向应变能以减少穿线位错而进一步减小缓冲区520中的缺陷密度。

n型超晶格530包括交替的基质层532和施主杂质层534。基质层532基本上由III族金属氮化物半导体材料例如Al_0.7Ga_0.3N组成。施主杂质层534基本上由对应的施主材料例如Si组成。

p型超晶格550包括交替的基质层532和受主杂质层552。p型超晶格550的基质层532基本上由与n型超晶格530的基质层532相同的III族金属氮化物半导体材料组成。受主杂质层552基本上由对应的受主材料例如Mg组成。

n型超晶格530具有厚度t6并且p型超晶格550具有厚度t7。这些厚度可为以上描述为厚度t1的厚度。厚度t6和t7可被选择成基本上减少电子装置500的设计波长的寄生光吸收。例如，Al_0.7Ga_0.3N具有220nm的发射波长。

n型超晶格530的光学厚度可由用于形成n型超晶格530的III族金属氮化物半导体材料的折射率确定。光学厚度针对光从电子装置500的有效提取进行选择。

在一些实施方案中，n型超晶格530的厚度t6被选择为促进电子装置500上的欧姆接触(未示出)的形成。在一些实施方案中，厚度t6为至少约250nm以便于使用选择性台面蚀刻工艺来制造欧姆接触。

n型超晶格530和p型超晶格550的基质层532分别具有厚度t9和厚度t11。这些厚度可为以上描述为厚度t2的厚度。施主杂质层534具有厚度t10并且受主杂质层552具有厚度t12。这些厚度可为以上描述为厚度t3的厚度。

n型超晶格530具有周期d2并且p型超晶格550具有周期d3。在优选实施方案中，周期d2和/或周期d3是基于电子装置500的设计波长的。在本发明的实施方案中，周期d2和周期d3是均匀的。然而，在替代实施方案中，周期d2和/或周期d3可以是不均匀的。周期d2和d3可为以上描述为周期d1的周期。

n型超晶格530可被视为具有多个单位晶胞，所述多个单位晶胞各自由基质层532和施主杂质层534组成。p型超晶格530可被视为具有多个单位晶胞，所述多个单位晶胞各自由基质层532和受主杂质层552组成。可通过改变超晶格中单位晶胞的周期和/或占空比来选择n型超晶格530和p型超晶格550的光学性质。在本发明的实施方案中，周期d2和周期d3相同。然而，在替代实施方案中，周期d2和周期d3可以不同，从而实现在本征区540的任一侧上选择不同的光学性质。

在优选实施方案中，本征区540为电子装置500的有源区，其中来自n型超晶格530的电子和来自p型超晶格550的空穴复合以发射光子。本征区540具有厚度t8，在优选实施方案中，所述厚度小于500nm并且优选地为所发射光学波长的大约一半或光学波长的偶数倍。本征区540的厚度t8针对来自n型超晶格530的电子和来自p型超晶格550的空穴的有效复合进行选择。

在优选实施方案中，本征区540基本上由一种或多种III族金属氮化物半导体材料组成。例如，本征区540可由n型超晶格和p型超晶格的基质层532中所用的III族金属氮化物半导体材料例如Al_0.7Ga_0.3N组成，所述材料具有220nm的发射波长。在一些实施方案中，所述一种或多种III族金属氮化物半导体材料被配置成使得本征区540具有沿着生长方向变化的带隙。

例如，本征区540可包括以下各项中的至少一者：纯III族金属氮化物半导体材料；III族金属氮化物半导体材料，包括至少一个晶体结构改性剂，其中所述晶体结构改性剂选自以下各项中的至少一者：烃(H)；氧(O)；碳(C)；稀土金属或镧系金属；以及非故意掺杂的(NID)III族金属氮化物半导体材料。所述晶体结构改性剂可产生以下各项中的至少一者的预定效果：改善材料质量；改变发射波长；以及改变本征区相对于超晶格的其他区的本征应变状态。

在替代实施方案中，本征区540包括杂质层。杂质层基本上由以下各项组成：与本征区的一种或多种III族金属氮化物半导体材料相对应的施主材料；与本征区的一种或多种III族金属氮化物半导体材料相对应的受主材料；包括与本征区的一种或多种III族金属氮化物半导体材料相对应的施主材料和受主材料的补偿材料，诸如Si和Mg；或者稀土金属，诸如Gd。

在一些实施方案中，本征区包括光学复合超晶格。例如，本征区540可包括一种超晶格，其包括由以下材料[基质/Si/基质/Gd/基质/Mg]层的重复单位晶胞，其中基质为基质半导体材料，诸如基质层的III族金属氮化物半导体材料。

在一些实施方案中，光学复合超晶格包括基本上由基质半导体材料组成的基质层和光学有源的杂质层。例如，杂质层基本上由选自镧系元素种类的以三重电离状态结合的材料组成。光学复合超晶格内的镧系元素种类因而形成结合在光学复合超晶格内的镧系元素原子固有的所制备的4-f壳电子歧管。三重电离且原子键合的镧系种类的4-f电子歧管嵌入在基本上位于光学复合超晶格的基质半导体材料的带隙能内的电子能量标度上。

电子和空穴被分别从n型和p型超晶格注入到光学复合超晶格中，其中电子和空穴将复合，从而将能量转变为光学复合超晶格的杂质层中的镧系元素种类的4-f壳状态并且因此激发所述4-f壳状态。受激4-f壳状态的释放形成了强烈和鲜明的光学发射，所述光学发射是凭借光学透明的n型和p型超晶格而穿过整个电子装置传输的。

在替代实施方案中，将本征区540从图5所示的电子装置500中省去。在这些实施方案中，p型超晶格550直接形成在n型超晶格530的顶部并且电子装置为同质结PN装置。

图5B为包括n型超晶格570、p型超晶格590和本征区580的PIN装置的空间能带结构的曲线图560。针对包括Al_0.7Ga_0.3N的基质半导体的情况示出了导带E_Γ(k＝0,z)和三个价带边缘E_HH(k＝0,z)、E_CH(k＝0,z)和E_LH(k＝0,z)。理想的金属接触将n型超晶格和p型超晶格的末端与所施加的零偏置相连。在正向偏置二极管条件下，将电子和空穴注入本征区580中，其中它们复合且生成光子，所述光子的能量等于本征区580处的带隙减去受激结合能。

图6为基于图5所示光学装置500的结构的LED装置600的示例的截面图。LED装置600包括衬底610、缓冲区620、n型超晶格630、本征层640、p型超晶格650和p型接触层660。可通过在衬底610上顺序地形成缓冲区620、n型超晶格630、本征层640、p型超晶格650和p型接触层660来产生所述装置。LED装置600还包括p型接触670和n型接触680。p型接触670形成在p型接触层660的顶部。

p型接触670和n型接触680使用已知光刻工艺来形成。n型接触680经由光刻工艺而形成，其中p型接触670、p型接触层660、p型超晶格650、本征层640和n型超晶格630各自的一部分被移除以在n型超晶格630上暴露出所限定区。钝化层685形成为覆盖n型超晶格630、本征层640、p型超晶格650和p型接触层660的暴露边缘，以防止从n型接触到缓冲区620、n型超晶格630、本征层640、p型超晶格650和p型接触层660形成不希望的传导路径。在优选实施方案中，钝化层685由与n型超晶格630和p型超晶格650中的基质层的III族金属氮化物半导体材料相比具有更宽带隙的宽带隙材料组成。

在一个实施方案中，衬底610为由蓝宝石形成的透明绝缘衬底并且p型接触层660由高度掺杂的p型GaN形成。p型接触层660的厚度在一个示例中介于约25nm与约200nm之间，并且在另一个示例中为约50nm。p型接触670优选地是反射性和电导电性的。p型接触的一部分可使用Al形成以在190nm至280nm的波长区中进行高度光学反射操作，并且p型接触的一部分可由非光反射材料形成作为欧姆接触。在优选实施方案中，n型接触由氮化钛(TiN)和/或铝形成。钝化层685基本上由以下各项组成：氧化铝(Al_xO_y)，其中0<x≤2且0<y≤3；或另一种材料，其是电绝缘的且抑制装置上的表面泄漏损失。

从本征层640发出的光690垂直地穿过衬底610且也在横向方向上离开LED装置600。由于p型接触670可被设计成是反射性的，因此从本征层640在垂直方向上穿过p型超晶格650发出的光690的一部分可被反射且穿过衬底610离开LED装置600作为反射光695。

电子装置500内的本征层640的位置可基于电子装置500的设计波长来确定，如以下参考图7所述。

图7为示出了如通过透明衬底610而观察到的本征区640中的光吸收率作为LED装置600内的本征区640的位置和光波长的函数的一个示例的曲线图700。在这个示例中，本征区640基本上由AlN组成并且本征区640的位置从衬底610的顶表面到本征区640的底表面测得。光通过衬底610进入LED装置，所述衬底是透明的且由蓝宝石制成。

在这个示例中，p型超晶格和n型超晶格的基质层由AlN形成，p型接触层660由未掺杂的GaN形成，并且p型接触670是反射性的且p型接触的至少一部分由Al形成。

本征区内对通过透明衬底入射的在外部施加的光的吸收与光从本征区穿过衬底的发射在往复性质方面相关。因此，在本征区内在一定波长下的吸收率越大，从LED装置的本征区穿过衬底发出光的波长越有效。

曲线图700因此描绘了电子装置的本征区内光的发射或光的吸收作为本征区的垂直位置和从电子装置发射的光的波长的函数。本征层为LED装置内的电子空穴复合(EHR)层。轮廓线各自通过本征层相对于波长和位置而限定光吸收度。与每个轮廓线相关联的值为任意单位。轮廓线的值越大，光吸收率越高。

曲线图700表明，如果本征区定位在约65nm处，则波长为约220nm的光在点A处最小程度地吸收并且如果本征区定位在约40nm处，则在点B处最大程度地吸收。如果本征区被定位在40nm处，则与本征区被定位在65nm处的情况相比，波长为220nm的光因此从LED装置中更有效地发出。这是装置中所形成的微腔内的干扰效应的直接结果。微腔由n型超晶格和p型超晶格、反射接触和透明缓冲层和衬底形成。缓冲器的厚度在EHR区的最优位置起重要作用。所提出的计算使用完整的实数和虚数光学常数作为所述材料的波长的函数。这种设计方法改善了发光结构的光提取效率。

图8A为基于图4和图5所示电子装置500和LED装置600的LED装置800的一个示例的截面图。LED装置800为垂直发光的同质结PIN二极管。LED装置800包括衬底810、缓冲区820、n型超晶格830、本征层840、p型超晶格850和p型接触层860。可通过在衬底810上顺序地形成缓冲区820、n型超晶格830、本征层840、p型超晶格850和p型接触层860来产生LED装置800。LED装置800还包括p型接触870和n型接触880。p型接触870形成在p型接触层860的顶部。

衬底810为非透明的绝缘衬底，基本上由Si组成并且p型接触870被图案化为具有多个开口872的网格。从本征区840发出的光890是从所述装置通过开口872发出的。从本征区840发出的光890也在横向方向上离开LED装置800。“横向地”或“横向”是指基本上沿着层平面的方向，而“垂直地”或“垂直”是指基本上垂直于或正交于层平面的方向。

图8B为基于图8A所示LED装置800的LED装置802的一个示例的截面图。在LED装置802中，衬底810为非透明的传导衬底。例如，这种衬底可由已电掺杂到高传导水平的Si或GaN制成(如果发射波长在190-280nm的范围内)。欧姆接触882形成在衬底810的底部并且n型接触880被省去。如果衬底810为n型，则欧姆接触882可例如由AI形成，或者如果衬底810为p型，则欧姆接触882可由高功函数金属诸如镍或锇形成。衬底810与缓冲器820之间的接触电阻可通过凹进欧姆金属的衬底810的沟槽区而进一步改善，从而进一步增大接触区并且改善热提取效率。

在一些实施方案中，衬底810和欧姆接触882包括一个或多个窗口或开口以使得光能够离开电子装置。

图9为LED装置900的一个示例的截面图。在这个示例中，在形成图8B所示的LED装置850后，移除欧姆接触882的一部分和衬底810的一部分以形成窗口987。在一个示例中，窗口987使用光刻工艺而形成，其中移除欧姆接触882的一部分和衬底810的一部分以在缓冲层820上暴露出所限定的区。光890从LED装置900穿过窗口987和开口872发出。光750也穿过钝化层885发出。在一些实施方案中，可在窗口987的背侧上形成防反射涂层，以提高光提取或光耦合。

图10A为包括基本上由Al_0.7Ga_0.3N组成的基质层和基本上由Si组成的19个施主杂质层的n型超晶格中的导带能的能带图1000。

能带图1000示出了导带1010作为穿过n型超晶格的距离z的函数。每个施主杂质层的厚度为1nm，并且每个施主杂质层之间的距离为5nm。如在图1050中可以看出，施主杂质层使得导带1010能的位置移位朝向费米能E_Fermi并且诱发一系列19个势阱1020。

图10B为n型超晶格中的价带能的能带图1050。能带图1050示出了晶体场分割(CH)带1060、重空穴(HH)带1070和轻空穴(LH)带1080作为穿过n型超晶格的距离z的函数。如在图1050中可以看出，施主杂质层使价带能的位置移位并且在CH带1060、HH带1070和LH带1080中诱发一系列19个势阱1090。由于n型超晶格为n型，因此费米能E_Fermi在导带1010中而不在价带中。

再次参考图10A和图10B，可以看出的是，导带和价带中所诱发的势阱形成II型带对准。也就是说，它们各自的带中的局部电子波函数和空穴波函数未垂直对准。因此，II型带对准在n型超晶格和p型超晶格中诱发比基质层单独的半导体材料的透明性能量更大的光透明性。这在n形超晶格和p型超晶格中提供了为使光生光从本征区中传递出来而所需的透明性。

图11A为包括基本上由Al_0.7Ga_0.3N组成的基质层和基本上由Mg组成的19个受主杂质层的受到拉伸应变的p型超晶格中的导带能的能带图1100。p型超晶格受到拉伸应变并且沉积在松弛的GaN缓冲层上。

能带图1100示出导带1110作为穿过p型超晶格的距离z的函数。每个受主杂质层的厚度为1nm，并且每个受主杂质层之间的距离为5nm。受主杂质层使导带1110能量的位置移位并且诱发一系列19个势阱1120。

图11B为受到拉伸应变的p型超晶格中的价带能的能带图1150。能带图1150示出晶体场分割(CH)带1160、重空穴(HH)带1170和轻空穴(LH)带1180作为穿过n型超晶格的距离z的函数。受主杂质层使价带能量的位置移位并且在CH带1160、HH带1170和LH带1180中诱发一系列19个势阱1190。由于所述p型超晶格为p型，因此费米能E_Fermi在价带中。

图12A为包括基本上由Al_0.7Ga_0.3N组成的基质层和基本上由Mg组成的19个受主杂质层的受到压缩应变的p型超晶格中的导带能的能带图1200。p型超晶格受到压缩应变并且沉积在松弛的AlN缓冲层上。

能带图1200示出导带1210作为穿过p型超晶格的距离z的函数。每个受主杂质层的厚度为1nm，并且每个受主杂质层之间的距离为5nm。杂质层使导带1210能的位置移位并且诱发一系列19个势阱1220。

图12B为受到压缩应变的p型超晶格中的价带能的能带图1250。能带图1250示出晶体场分割(CH)带1260、重空穴(HH)带1270和轻空穴(LH)带1280作为穿过p型超晶格的距离z的函数。受主杂质层使价带能的位置移位并且在CH带1260、HH带1270和LH带1280中诱发一系列19个势阱1290。由于所述p型超晶格为p型，因此费米能E_Fermi在价带中。

图13A为在图12A所示的p型超晶格中的19个最低能量的量子化电子波函数相对于导带1210的曲线图1300。曲线图1300表明电子波函数的峰值，作为穿过p型超晶格的距离z的函数，被定位到导带1210中所诱发的势阱1220。峰值表示在某个位置发现电子的高概率并且高原表示在某个位置发现电子的低概率。

图13B为在图12B所示的p型超晶格中的19个最低能量的量子化空穴波函数相对于CH带1360的曲线图1350。曲线图1350表明空穴波函数的峰值，作为穿过p型超晶格的距离z的函数，被定位到CH带1260中所诱发的势阱1290。曲线图1300所示电子波函数与曲线图1350所示空穴波函数的比较表明，电子波函数未对准与空穴波函数未对准；也就是说，电子的峰值分布并不与空穴的峰值分布重叠。由于电子和空穴的空间重叠概率较低，因此电子和空穴的复合减小并且p型超晶格对设计波长不透明。

再次参考图13A和图13B的超晶格，针对电子和空穴的沿着生长方向的电子波函数分别在空间上非定域，这在杂质层之间提供了耦合并且因此改善了超晶格的p型导电性。被限制在杂质层内的掺杂剂种类的超高密度使得掺杂剂相对于基质带结构的激活能E_act减少。这使得与其中p型和n型区包括传统不均匀掺杂的基质半导体的装置相比，在装置操作期间，对于给定衬底温度来说，激活载流子浓度增大。此外，施主材料或受主材料的杂质层之间的波函数耦合改善了穿过装置的载流子传输。

类似地，在包括先前所述的n型超晶格和/或p型超晶格的装置的一些实施方案中，电子波函数的峰值与空穴波函数的峰值在空间上不对准。

图10A至图12B表明，在超晶格内由假晶生长在松弛缓冲层上生成的双轴应变可改变导带和价带轮廓。例如，参考图12A至图12B，基本能带在压缩应变的情况下打开，并且参考图11A和图11B，基本能带在拉伸应变的情况下减小。能带直接影响n＝1个量子化能级相对于费米能E_Fermi的相对位置。例如，p型超晶格中的n＝1个量子化空穴状态与费米能E_Fermi之间的能带的减小可用于提高p型超晶格中的有源掺杂浓度。也就是说，可使用应变来改善超晶格中的有源掺杂浓度。

本文所述的电子装置比传统异质结UV LED的优势在于它们已改善了来自所述装置的本征层或有源区的光发射。例如，本发明的电子装置为同质结装置并且因此避免了异质结装置中通常出现的内部极化场。

超晶格可被设计成对电子装置的设计波长透明以使得光能够穿过n型或p型半导体区发出，同时实现高水平的n型或p型导电性。此外，超晶格的电性质(例如，载流子浓度)和光性质(例如，设计波长下的光透明性)可通过改变超晶格的单位晶胞的周期和占空比而变化。

应当理解的是，在本文所示的电子装置中，n型和p型超晶格和接触可交换，以使得p型超晶格首先生长。然而，n型超晶格首先生长的原因在于，衬底或缓冲层上的生长n型超晶格比p型超晶格通常容易。

在本说明书中，术语“超晶格”是指一种层状结构，所述层状结构包括多个重复单位晶胞，所述单位晶胞包括两个或更多个层，其中单位晶胞中的层的厚度是充分小的，以至于在相邻单位晶胞的对应层之间存在显著波函数穿透，以使得电子和/或空穴的量子隧穿可能很容易发生。

在本说明书中参照任何现有技术不是并且不应当被认为是承认或者以任何形式暗示这些现有技术成为公共常识的一部分。

在本说明书中，术语“包括/包括(comprise/comprises/comprising)”或类似术语是指一种非排他性包括，以使得包括一系列元件的一种系统、方法或设备并不仅仅包括这些元件，而是也可以包括没有列出的其他元件。